Une fuite de diapositives TSMC montre que les rendements du N3E progressent en avance sur le plan

Ce qui semble être une diapositive interne de TSMC décrivant les progrès du développement du processus N3E a été partagé par un passionné de technologie HS Kuo (s’ouvre dans un nouvel onglet) sur Twitter. Récemment, les médias commerciaux taïwanais nous ont appris que le N3 allait entrer en production de masse en septembre, mais nous n’avons pas eu beaucoup d’informations sur les progrès du N3E depuis mars.

Pour récapituler rapidement, TSMC N3E est une version «améliorée» du processus N3, qui était initialement prévu (s’ouvre dans un nouvel onglet) (PDF) pour une production en série un an après N3. Cependant, la nouvelle diapositive non datée (veuillez ajouter une pincée de sel) de M. Kuo indique que le développement de N3E progresse bien et est même « en avance sur le plan ».

Le graphique suggère que les rendements N3E SRAM se situent nettement au-dessus de N3, commençant environ six mois avant la production de risques. Actuellement, le rendement moyen de la SRAM de 256 Mo est d’environ 80 %, affirme-t-on. Il est également impressionnant que les puces de test Mobile et HPC produisent environ 80 %. Enfin, les performances éprouvées de l’oscillateur en anneau sont supérieures à 92 %.

Nous ne sommes pas surpris par les rapports précédents sur N3E selon lesquels il progresse si bien. TSMC a conçu le N3E avec une fenêtre de processus améliorée, avec une densité de transistors légèrement inférieure, ce qui s’accompagne naturellement de meilleurs rendements. Les autres avantages vantés du N3E sont de meilleures vitesses d’horloge et une consommation d’énergie réduite.