Alphawave dit avoir enregistré l’une des premières puces de l’industrie (s’ouvre dans un nouvel onglet) fabriqué à l’aide de la technologie de fabrication N3E de TSMC, la deuxième génération d’un nœud de processus de classe 3 nm. La puce a été produite par TSMC (Taiwan Semiconductor Manufacturing Co.) et a passé avec succès tous les tests nécessaires. Il sera démontré lors du forum OIP de TSMC plus tard cette semaine.
La puce en question est l’Alphawave IP ZeusCORE100 1-112Gbps NRZ/PAM4 Serialiser-Deserialiser (SerDes) qui prend en charge de nombreuses normes qui seront populaires dans les années à venir. Cela inclut Ethernet 800G, OIF 112G-CEI, PCIe 6.0 et CXL3.0. Le SerDes est censé prendre en charge des canaux extra-longs pour permettre des solutions de connectivité flexibles pour les serveurs de nouvelle génération.
« Alphawave est fier d’être parmi les premiers à utiliser la technologie 3 nm la plus avancée de TSMC », a déclaré Tony Pialis, président et chef de la direction d’Alphawave. « Notre partenariat continue d’apporter une technologie de connectivité innovante à haut débit qui alimentera les centres de données les plus avancés, et nous sommes ravis de présenter ces solutions lors de l’événement TSMC OIP Forum. »
| N3E contre N5 | N3 contre N5 | |
| Amélioration de la vitesse à la même puissance | +18% | +10 % ~ 15 % |
| Réduction de puissance à la même vitesse | -34% | -25% ~ -30% |
| Densité logique | 1,7x | 1,6x |
| Démarrage HVM | T2/T3 2023 | S2 2022 |
TSMC a l’intention d’introduire cinq technologies de processus de classe 3 nm au cours des deux ou trois prochaines années. Le nœud vanilla N3 de première génération devrait être utilisé pour quelques conceptions par les clients alpha de TSMC (lire : Apple), tandis que le N3E de deuxième génération comportera une fenêtre de processus améliorée, ce qui signifie un temps de rendement plus rapide, des rendements accrus, des performances plus élevées, et puissance moindre.
Le N3E devrait être adopté beaucoup plus largement que le N3 vanille, mais sa production de masse devrait commencer à la mi-2023 ou au troisième trimestre 2023, environ un an après que TSMC a lancé la fabrication à haut volume (HVM) à l’aide de son nœud de production N3.
Comme toutes les puces de sérialisation-désérialisation, le SerDes d’Alphawave IP est un morceau de silicium relativement petit qui peut tirer parti d’une technologie de traitement de pointe. De telles conceptions peuvent être utilisées comme « filtre à pipe » pour apprendre les particularités du nœud de fabrication. À cette fin, il est parfaitement logique qu’Alphawave fabrique son ZeusCORE100 sur le processus N3E de TSMC.
Après le lancement de N3E HVM l’année prochaine, TSMC prévoit d’offrir trois autres nœuds de classe 3 nm, notamment le N3P orienté performances, la technologie de fabrication N3S pour les puces nécessitant une densité de transistors élevée et le processus de fabrication N3X pour les applications exigeantes en performances, telles que les microprocesseurs.