Taiwan Semiconductor Manufacturing Co. a officiellement présenté aujourd’hui sa technologie de fabrication N2 (classe 2 nm), son premier nœud qui utilisera des transistors à effet de champ tout autour de la porte (GAAFET), lors de son symposium technologique TSMC 2022. Le nouveau processus de fabrication offrira désormais des performances et des avantages en termes de puissance, mais en ce qui concerne la densité des transistors, il impressionnera à peine en 2025 lorsqu’il sera mis en ligne.
En tant que toute nouvelle plate-forme de technologie de processus, le N2 de TSMC apporte deux innovations essentielles : les transistors à nanofeuilles (c’est ce que TSMC appelle ses GAAFET) et le rail d’alimentation arrière qui servent tous deux le même objectif d’augmenter les caractéristiques de performance par watt du nœud. Les transistors à nanofeuille GAA comportent des canaux entourés de grilles sur les quatre côtés, ce qui réduit les fuites ; de plus, leurs canaux peuvent être élargis pour augmenter le courant d’entraînement et améliorer les performances ou rétrécis pour minimiser la consommation d’énergie et les coûts. Pour alimenter ces transistors à nanofeuilles avec suffisamment de puissance et en gaspiller maintenant une partie, le N2 de TSMC utilise une alimentation par l’arrière, que la fonderie considère comme l’une des meilleures solutions pour lutter contre les résistances dans le back-end-of-line (BEOL).
En effet, en termes de performances et de consommation d’énergie, le nœud N2 à base de nanofeuilles de TSMC peut se vanter d’une performance de 10 % à 15 % supérieure à la même puissance et complexité, ainsi que d’une consommation d’énergie inférieure de 25 % à 30 % à la même fréquence. et le nombre de transistors par rapport au N3E de TSMC. Cependant, le nouveau nœud n’augmente la densité des puces que d’environ 1,1 fois par rapport au N3E.
| N2 contre N3E | N3E contre N5 | N3 contre N5 | N5 contre N7 | |
|---|---|---|---|---|
| Amélioration de la vitesse à la même puissance | 10 % ~ 15 % | +18% | +10 % ~ 15 % | +15% |
| Réduction de puissance à la même vitesse | -23% ~ -30% | -34% | -25% ~ -30% | -30% |
| Densité de puce | >1.1X | 1,3X | ? | ? |
| Démarrage HVM | S2 2025 | T2/T3 2023 | S2 2022 | T2 2022 |
En général, le N3 de TSMC offre des augmentations de performances complètes et des réductions de consommation d’énergie. Mais en termes de densité, la nouvelle technologie peut difficilement impressionner. Par exemple, le nœud N3E de TSMC offre une augmentation de la densité de puces de 1,3X par rapport à N5, ce qui représente une augmentation substantielle. Pour plus de justice, nous devons noter que TSMC utilise des métriques de «densité de puces» quelque peu alambiquées pour décrire la densité de transistors sur N3E et N2 dans ses documents publiés lors de son symposium technologique 2022. La densité de puce décrit essentiellement une puce hypothétique composée de 50 % de circuits logiques, 30 % de SRAM et 20 % de circuits analogiques. Les conceptions modernes sont très intensives en SRAM, mais la SRAM évolue à peine, tout comme les circuits analogiques ; par conséquent, une puce N2 comportant 50 % de circuits non évolutifs démontrera une évolutivité médiocre par rapport à un circuit intégré N3E. Si on le compare au N3S, une version de N3 optimisée pour la densité des transistors, le résultat pourrait être encore moins impressionnant.
TSMC positionne son N2 pour diverses applications, y compris les SoC mobiles, les CPU hautes performances et les GPU. Parmi les caractéristiques de la plate-forme N2 (en plus des transistors à nanofeuille GAA et du rail d’alimentation arrière), la fonderie n°1 au monde mentionne « l’intégration de puces », ce qui implique probablement que de nombreuses applications qui utiliseront N2 utiliseront également des packages multi-chiplet pour optimiser les performances et les coûts.
Comme indiqué, TSMC commencera la fabrication à grand volume de puces à l’aide de son nœud N2 au cours du second semestre 2025, donc en gardant à l’esprit la durée des cycles de production de semi-conducteurs contemporains, attendez-vous à ce que des puces commerciales de 2 nm n’émergent sur le marché qu’à la fin de 2025 ou à la place. en 2026. Bien sûr, avant maintenant et en 2026, TSMC offrira une variété de nœuds N3 (classe 3nm), mais c’est une autre histoire.