Bien que la famille de procédés de fabrication N3 (classe 3 nm) de TSMC apporte un certain nombre d’avantages en termes de performances et de puissance, les coûts très élevés du nœud N3 initial de la fonderie entravent une adoption généralisée. Sans surprise, la rumeur veut que la société se prépare à baisser ses devis pour la production de 3 nm afin de stimuler l’intérêt des concepteurs de puces, selon un rapport de MyDrivers.
Bien qu’à ce stade, tous les devis et prix N3 publiés de TSMC doivent être considérés comme des rumeurs, il est probable que les coûts de production de TSMC sur son processus N3E seront inférieurs à ceux de son N3 initial. Il reste à voir combien la société facturera pour la production sur d’autres nœuds de classe N3, tels que N3P, N3S et N3X. La baisse des prix de la production de 3 nm attirera plus de clients vers ces nœuds, mais ce n’est pas quelque chose qui va se produire du jour au lendemain.
Selon les rumeurs, la technologie de fabrication N3 initiale de TSMC (également connue sous le nom de N3B) ne serait utilisée que par Apple, car la société est le plus gros client de la fonderie disposé à adopter des nœuds de pointe avant les autres. Mais N3 est une technologie coûteuse à utiliser. N3 utilise largement la lithographie ultraviolette extrême (EUV) jusqu’à 25 couches, selon China Renaissance, et chaque scanner EUV coûte désormais entre 150 et 200 millions de dollars, selon la configuration. Pour déprécier les usines équipées de tels outils de production, TSMC doit facturer davantage la production de son processus N3 et de ses successeurs.
Certains disent que TSMC pourrait facturer jusqu’à 20 000 $ par plaquette N3 – contre 16 000 $ par plaquette N5 – et bien que ces devis dépendent de nombreux facteurs, la principale conclusion est que la production de puces ne cesse de devenir plus chère. L’augmentation des coûts signifie une baisse des bénéfices pour des entreprises telles qu’AMD, Broadcom, MediaTek, Nvidia et Qualcomm, c’est pourquoi les développeurs de puces reconsidèrent leur façon de créer des conceptions avancées et d’utiliser des nœuds de pointe.
« Nous croyons que le sens [N3] La montée en puissance aura lieu au 2H 2023 lorsque la version optimisée, N3E, sera prête », a écrit Szeho Ng, analyste chez China Renaissance. MTK) et ASIC (c’est-à-dire MRVL, AVGO, GUC) resteront probablement dans N4/5 et choisiront N3E comme première incursion dans la classe N3, à notre avis. En attendant, nous pensons que l’adoption de base de N3 (alias N3B) sera largement limitée aux produits Apple. »
Pour inciter ses partenaires à utiliser ses technologies de processus de classe N3, TSMC envisagerait de baisser ses devis pour ces nœuds. En particulier, le processus N3E de TSMC n’utilise l’EUV que pour un maximum de 19 couches et présente une complexité un peu moindre en termes de fabrication, et est donc moins cher à utiliser. TSMC pourrait baisser les devis de la production de N3E sans nuire à la rentabilité. N3E n’offre aucun avantage par rapport à N5 en ce qui concerne la mise à l’échelle des cellules SRAM, ce qui signifie des tailles de matrice plus grandes par rapport à celles fabriquées sur N3/N3B.
AMD a annoncé publiquement qu’il prévoyait d’utiliser un nœud N3 pour certaines de ses conceptions basées sur Zen 5 prévues pour 2024, et Nvidia devrait adopter N3 pour ses GPU basés sur l’architecture Blackwell de nouvelle génération qui devraient arriver à peu près au même moment. En raison des coûts élevés, l’adoption des nœuds de classe N3 devrait être limitée à certains produits. Par conséquent, la baisse des devis incitera probablement les concepteurs de puces à reconsidérer leur stratégie d’adoption.
Il y a aussi un autre problème avec le N3 de TSMC : les faibles rendements. Certaines estimations des rendements se situent entre 60 % et 80 %, et les sources de DigiTimes (via Dan Nystedt) indiquent qu’ils sont inférieurs à 50 %. Cela dit, étant donné que seule Apple utiliserait cette technologie de fabrication et que la société est connue pour être très secrète, tout détail sur les rendements des puces N3 initiales doit être pris avec un gros grain de sel.