Solidigm présente la première PLC NAND de l’industrie pour des densités de stockage plus élevées

Solidigm, la branche de recherche et de fabrication NAND vendue par Intel à SK hynix, s’est rendue au Flash Memory Summit 2022 pour présenter un prototype de SSD fini et fonctionnel portant la dernière technologie NAND de l’entreprise : Penta-Level Cell (PLC). Le PLC s’appuie sur la densité NAND en ajoutant la capacité d’une seule cellule à stocker jusqu’à 5 bits de données (contre quatre bits par cellule de QLC), augmentant ainsi la quantité d’espace disponible dans chaque puce flash NAND.

La nouvelle technologie ouvre ainsi la voie à des ratios $/Go encore moins chers sur les SSD basés sur PLC que ce qui est actuellement possible avec la technologie Quad-Level Cell (QLC) (sans parler des technologies MLC et SLC, qui ont été principalement reléguées aux entreprises, aux centres de données, et autres environnements critiques). Alors même que la quantité de données produites par l’humanité augmente à un rythme étonnant (avec des prédictions plaçant la création quotidienne de données à 463 exaoctets par jour d’ici 2025), la technologie de stockage devra également évoluer pour s’adapter à cette avalanche. Avec l’augmentation des investissements dans le supercalcul, l’aube de la 5G et de l’IA, toutes avec des exigences de stockage de données profondes qui leur sont propres, Solidigm considère le CPL comme un moyen d’évoluer tout en maîtrisant les coûts.

Voir plus

Le PLC fonctionne en ajoutant des états de tension supplémentaires, qui représentent les bits d’information dans la cellule. Alors que SLC n’avait à gérer que deux états de tension (un bit était écrit ou non), MLC a doublé ce nombre à quatre états de tension (afin que chaque cellule puisse contenir n’importe quelle combinaison d’un 0 et d’un 1). La technologie PLC NAND finit par nécessiter 32 états de tension distincts pour différencier toutes les combinaisons possibles de uns et de zéros que la cellule peut contenir. Cela exerce une pression supplémentaire sur les cellules et au niveau du contrôleur, ce qui doit tenir compte du risque accru que les états de tension soient écrits de manière incorrecte, corrompant les données. Des algorithmes de correction d’erreurs plus puissants doivent donc être implémentés au niveau du contrôleur.

Ce tableau résume les bits disponibles sur différentes cellules NAND. Remarquez comment chaque bit supplémentaire nécessite une augmentation du nombre d’états de tension d’un facteur deux. (Crédit image : wikipédia)

Chaque bit supplémentaire par cellule nécessite un doublement des états de tension, ce qui a ses propres implications dans l’espérance de vie de la cellule et nécessite des capacités de lecture et d’écriture beaucoup plus fines pour faire face aux différences de plus en plus petites entre les états. Cette réduction de l’espérance de vie des cellules NAND à mesure que leur capacité de stockage de bits augmente est en partie la raison pour laquelle les SSD QLC sont généralement considérés comme moins fiables (la «mort» des cellules se produisant plus tôt) par rapport à un nombre de bits inférieur.

Source-138