Samsung Foundry avait lancé le production initiale de puces utilisant son processus de fabrication 3GAE, la société a annoncé (s’ouvre dans un nouvel onglet) aujourd’hui. La nouvelle technologie de fabrication 3GAE (3nm-class gate-all-around early) est conçue pour améliorer les performances, réduire la consommation d’énergie et augmenter la densité des transistors. Cependant, pour ce faire, les premières conceptions doivent être adaptées au nœud, ce qui signifie essentiellement que la GAA 3 nm n’est pas encore pour tout le monde.
« Samsung Electronics, le leader mondial de la technologie des semi-conducteurs, a annoncé aujourd’hui qu’il avait commencé la production initiale de son nœud de processus de 3 nanomètres (nm) appliquant l’architecture de transistor Gate-All-Around (GAA) », indique le communiqué de la société.
Samsung commercialise ses transistors à effet de champ 3GAE gate-all-around (GAAFET) en tant que transistors à effet de champ à canaux multi-ponts (MBCFET). Le courant de fuite réduit des transistors est l’une des principales caractéristiques, car la grille est maintenant entourée par le canal sur les quatre côtés. Un autre avantage est que l’épaisseur du ou des canaux peut être régulée pour améliorer les performances et/ou réduire la consommation d’énergie. En théorie, c’est de cela qu’il s’agit, mais ce n’est pas si simple.
D’après le communiqué de presse de Samsung Foundry (SF), son processus 3GAE peut réduire la consommation d’énergie d’une puce jusqu’à 45 % à densité et fréquence identiques. Il peut améliorer les performances de 23 %, avec la même complexité et les mêmes horloges, et réduire une zone IC de 16 % (en supposant la même puce) par rapport aux nœuds de classe 5 nm de SF (nous supposons 5LPP).
Auparavant, la société comparait son nœud de production 3GAE à son propre processus 7LPP, et les chiffres PPA (puissance, performances, surface) étaient de loin plus impressionnants, mais cette fois-ci, nous semblons parler d’un cas très spécifique. Voici une citation de Samsung :
« En outre, la flexibilité de conception de GAA est très avantageuse pour la co-optimisation de la technologie de conception (DTCO), qui permet d’augmenter les avantages de la puissance, des performances et de la surface (PPA). Par rapport au processus 5 nm, le processus 3 nm de première génération peut réduire la consommation d’énergie. jusqu’à 45 %, améliore les performances de 23 % et réduit la surface de 16 % par rapport à 5 nm, tandis que le processus 3 nm de deuxième génération doit réduire la consommation d’énergie jusqu’à 50 %, améliorer les performances de 30 % et réduire la surface de 35 % . »
Ce cas spécifique s’appelle DTCO, et pour ceux d’entre nous qui regardent AMD (avant qu’il ne devienne fabless en 2009) et Intel de près, il est très familier : DTCO est la technique d’adaptation des cellules et des circuits standard d’une conception de puce aux capacités de une certaine technologie de processus pour maximiser les performances, réduire la puissance et réduire les coûts. Les chiffres de puissance, de performances et d’avantage de surface mentionnés par Samsung Foundry pour 3GAE tiennent déjà compte de ces optimisations, ce qui est probablement typique des premiers nœuds de l’entreprise. Ces technologies s’adressent généralement à Samsung dans son ensemble et incluent également certains utilisateurs précoces recherchant un avantage particulier de l’équation PPA et souhaitant investir dans DTCO.
DTCO est une entreprise très coûteuse et très peu d’entreprises sont prêtes à y investir. Dans le cas de Samsung (au sens large), son Samsung LSI (division de développement de puces) est l’un de ces clients. Et pourtant, contrairement à la déclaration de la société de fin avril concernant la « production de masse » sur le processus GAA 3nm, Samsung dit maintenant seulement qu’il est entré dans la « production initiale ».
Le terme « production initiale » peut être interprété différemment (c’est-à-dire un démarrage précoce de la production de masse, lorsque les premières tranches entrent tout juste dans le pipeline). Mais un signe prometteur est que les partenaires des outils d’automatisation de la conception électronique (EDA) de Samsung – Ansys, Cadence, Siemens et Synopsys – sont prêts avec leur logiciel prenant en charge les nœuds GAA 3 nm (qui incluent actuellement les processus 3GAE et 3GAP, ce dernier étant attendu en 2023) .
Pourtant, peu importe où se situe exactement le 3GAE de Samsung en termes de fabrication en volume, Samsung Foundry peut être officiellement qualifié de premier producteur mondial de puces dotées de transistors gate-all-around.