Le processeur Occamy, qui utilise une architecture de puces, contient 432 accélérateurs RISC-V et AI et est livré avec 32 Go de mémoire HBM2E, a été enregistré. La puce est soutenue par l’Agence spatiale européenne et développée par des ingénieurs de l’ETH Zürich et de l’Université de Bologne, rapporte HPC Wire.
Le processeur Occamy soutenu par l’ESA utilise deux puces avec 216 cœurs RISC-V 32 bits, un nombre inconnu de FPU 64 bits pour les calculs matriciels et embarque deux packages de mémoire HBM2E de 16 Go de Micron. Les cœurs sont interconnectés à l’aide d’un interposeur en silicium, et le processeur à double mosaïque peut fournir 0,75 FP64 TFLOPS de performances et 6 FP8 TFLOPS de capacité de calcul.
Ni l’ESA ni ses partenaires de développement n’ont divulgué la consommation d’énergie des processeurs Occamy, mais il est dit que la puce peut être refroidie passivement, ce qui signifie qu’il pourrait s’agir d’un processeur à faible consommation d’énergie.
Chaque puce Occamy possède 216 cœurs RISC-V et FPU matriciels, totalisant environ un milliard de transistors répartis sur 73 mm ^ 2 de silicium. Les tuiles sont fabriquées par GlobalFoundries en utilisant son procédé de fabrication 14LPP.
Le chiplet 73 mm ^ 2 n’est pas un dé particulièrement grand. Par exemple, Alder Lake d’Intel (avec six cœurs hautes performances) a une taille de matrice de 163 mm ^ 2. En ce qui concerne les performances, le GPU A30 de Nvidia avec 24 Go de mémoire HBM2 délivre 5,2 FP64/10,3 FP64 Tensor TFLOPS ainsi que 330/660 (avec parcimonie) INT8 TOPS.
Pendant ce temps, l’un des avantages des conceptions de puces est que l’ESA et ses partenaires de l’ETH Zürich et de l’Université de Bologne peuvent ajouter d’autres puces au package pour accélérer certaines charges de travail si nécessaire.
Le processeur Occamy est développé dans le cadre du programme EuPilot, et c’est l’une des nombreuses puces que l’ESA envisage pour le calcul des vols spatiaux. Cependant, rien ne garantit que le procédé sera effectivement utilisé à bord des vaisseaux spatiaux.
La conception d’Occamy vise à prendre en charge les charges de travail hautes performances et d’IA via un runtime bare metal, mais il n’est pas encore clair si le runtime sera au niveau du conteneur ou au niveau bare metal. Le processeur Occamy peut être émulé sur des FPGA. L’implémentation a été testée sur deux FPGA AMD Xilinx Virtex UltraScale+ HBM et le FPGA Virtex UltraScale+ VCU1525.