Nouvelle norme de puce UCIe prise en charge par Intel, AMD et Arm

(Crédit image : UCIe)

Un large éventail de piliers de l’industrie, comme Intel, AMD, Arm, TSMC et Samsung, entre autres, ont présenté aujourd’hui le nouveau consortium Universal Chiplet Interconnect Express (UCIe) dans le but de normaliser les interconnexions die-to-die entre les chiplets avec une ouverture -la conception source, réduisant ainsi les coûts et favorisant un écosystème plus large de puces validées. En fin de compte, la norme UCIe vise à être tout aussi omniprésente et universelle que d’autres normes de connectivité, telles que USB, PCIe et NVMe, tout en fournissant des mesures de puissance et de performance exceptionnelles pour les connexions chiplet. Notamment, les trois principales fonderies adopteront cette technologie, ainsi que les écosystèmes x86 et Arm (RISC-V et Nvidia sont curieusement absents).

Les avantages des puces, comme la réduction des coûts et l’utilisation de différents types de nœuds de processus dans un seul package, sont bien connus et essentiels alors que les fabricants de puces sont aux prises avec des problèmes de mise à l’échelle de plus en plus difficiles à la lumière déclinante de la loi de Moore. La vision à long terme des puces a toujours été que les fabricants de puces puissent développer leurs propres types de puces spécialisées, puis les associer à des conceptions de puces prêtes à l’emploi d’autres sociétés, leur permettant ainsi de construire leurs propres puces en Lego- comme la mode pour améliorer les délais de mise sur le marché tout en réduisant les coûts.

Cependant, l’absence d’une connexion standardisée entre les chiplets a conduit à une large gamme d’interconnexions propriétaires personnalisées, de sorte que les chiplets modernes ne sont certainement pas plug-and-play avec d’autres conceptions. De plus, l’industrie souffre depuis longtemps d’un manque flagrant de validation et de vérification normalisées pour les conceptions et les interconnexions de puces, rendant impossible un écosystème de puces standard.

Cette nouvelle interconnexion UCIe permettra une connexion standardisée entre les puces, comme les cœurs, la mémoire et les E/S, qui ressemble et fonctionne de manière similaire aux connexions sur matrice tout en permettant également des connexions hors matrice à d’autres composants – les conceptions peuvent même permettre des connexions suffisamment basses une latence et une bande passante suffisamment élevée pour les conceptions à l’échelle du rack – et s’appuie sur les protocoles existants, tels que PCIe et CXL.

Image 1 sur 7

OPCe

(Crédit image : UCIe)
Image 2 sur 7

OPCe

(Crédit image : UCIe)
Image 3 sur 7

OPCe

(Crédit image : UCIe)
Image 4 sur 7

OPCe

(Crédit image : UCIe)
Image 5 sur 7

OPCe

(Crédit image : UCIe)
Image 6 sur 7

OPCe

(Crédit image : UCIe)
Image 7 de 7

OPCe

(Crédit image : UCIe)

UCIe est un protocole en couches avec une couche physique et un adaptateur die-to-die. Comme vous pouvez le voir dans la deuxième diapositive, la couche physique peut être constituée de tous les types d’options d’emballage actuelles de plusieurs entreprises. Cela inclut le packaging 2D standard et le packaging 2.5D plus avancé comme le pont de silicium EMIB d’Intel, le CoWoS basé sur l’interposeur de TSMC et les approches d’interposeur de sortance, comme FOCoS-B. La norme UCIe finira également par s’étendre aux interconnexions d’emballage 3D à l’avenir.

Une couche de protocole s’exécute au-dessus de la couche physique et la spécification initiale repose sur PCIe ou sur le protocole ouvert Compute eXpress Link (CXL – initialement offert par Intel). Le protocole PCIe offre une interopérabilité et une flexibilité étendues, tandis que CXL peut être utilisé pour des connexions plus avancées à faible latence/haut débit, telles que la mémoire (cxl.mem), les E/S (cxl.io) et les accélérateurs tels que les GPU et les ASIC (cxl .cache). Bien que la spécification commence par PCIe et CXL comme protocoles actuels, elle s’étendra pour inclure d’autres protocoles à l’avenir.

Intel avait précédemment utilisé deux protocoles pour EMIB ; le bus d’interconnexion avancé (AIB) et l’UIB. Intel a fait don d’AIB en tant que norme open source libre de droits lors d’une précédente tentative de promotion d’un écosystème de puces standardisé, mais cela n’a pas beaucoup attiré l’attention de l’industrie. En revanche, CXL est désormais une norme largement adoptée, il est donc beaucoup plus logique de l’utiliser avec UCIe. Cependant, UCIe et AIB ne sont pas intrinsèquement interopérables (des conceptions de sous-ensembles spéciaux peuvent permettre l’utilisation des deux), donc bien qu’Intel continue à prendre entièrement en charge les implémentations AIB actuelles, il arrêtera tout développement ultérieur et migrera vers UCIe.

La spécification UCIe inclut également une conception de resynchronisation qui peut étendre la connexion hors du boîtier de la puce, permettant des connexions optiques et électriques à d’autres composants, tels que des ressources de mémoire, de calcul et d’accélérateur mises en commun. Compte tenu des excellentes mesures de performance (que nous aborderons ci-dessous), le consortium UCIe envisage l’interconnexion permettant à terme les types de systèmes désagrégés à l’échelle du rack que l’industrie a eu du mal à construire en quantités significatives pendant des décennies. Les connexions die-to-rack pourraient utiliser CXL natif pour PCIe pour la communication (aucune traduction requise), fournissant peut-être enfin la latence et la bande passante requises pour de telles conceptions. De plus, d’autres types de protocoles peuvent être utilisés si nécessaire.

Image 1 sur 4

OPCe

(Crédit image : UCIe)
Image 2 sur 4

OPCe

(Crédit image : UCIe)
Image 3 sur 4

OPCe

(Crédit image : UCIe)
Image 4 sur 4

OPCe

(Crédit image : UCIe)

Source-138