TSMC est sur la bonne voie pour étendre sa capacité de conditionnement avancée de puce sur plaquette sur substrat (CoWoS) de près de deux fois d’ici la fin de 2024, mais même dans ce cas, Nvidia consommera la moitié de la capacité que la fonderie devrait avoir alors, selon DigiTimes.
TSMC aurait l’intention d’étendre sa capacité CoWoS de 8 000 wafers par mois aujourd’hui à 11 000 wafers par mois d’ici la fin de l’année, puis à environ 20 000 d’ici la fin de 2024. Mais il semble que même alors, Nvidia utilisera environ la moitié du capacité que TSMC aura, DigiTimes revendications, citant des sources proches du dossier. Pendant ce temps, AMD essaie également de réserver une capacité CoWoS supplémentaire pour l’année prochaine.
Les mégatendances telles que la 5G, l’intelligence artificielle (IA) et le calcul haute performance (HPC) favorisent l’adoption de conceptions multipuces très complexes comme l’Instinct MI300 d’AMD ou le H100 de Nvidia. Il est largement admis que Nvidia est le principal bénéficiaire de la demande florissante de GPU de calcul liés à l’IA et qu’elle contrôle plus de 90 % des livraisons de GPU de calcul pour les nouveaux déploiements. En conséquence, TSMC a du mal à répondre à la demande pour ses solutions d’emballage avancées CoWoS.
TSMC a actuellement la capacité de traiter environ 8 000 wafers CoWoS chaque mois. À eux deux, Nvidia et AMD utilisent environ 70 à 80 % de cette capacité, ce qui en fait les principaux utilisateurs de cette technologie. Après eux, Broadcom apparaît comme le troisième plus grand utilisateur, représentant environ 10% de la capacité de traitement de plaquettes CoWoS disponible. La capacité restante est répartie entre 20 autres concepteurs de puces sans usine.
Les équipements d’emballage pour CoWoS et d’autres technologies d’emballage avancées nécessitent des outils de production spécialisés, et ils ont des délais de livraison entre trois et six mois. Cela signifie que la capacité de TSMC à étendre rapidement sa capacité CoWoS est limitée.
La semaine dernière, TSMC a ouvert son installation Advanced Backend Fab 6, qui devrait étendre sa capacité d’emballage avancée à la fois pour ses technologies SoIC d’empilage 3D frontend (CoW, WoW) ainsi que pour les méthodes d’emballage 3D backend (InFO, CoWoS), mais pour l’instant le fab est prêt pour SoIC. L’Advanced Backend Fab 6 a la capacité de traiter environ un million de plaquettes de 300 mm par an et d’effectuer plus de 10 millions d’heures de tests par an, avec un espace de salle blanche plus grand que les espaces de salle blanche combinés de toutes les autres installations d’emballage avancées de TSMC.
Parmi les caractéristiques les plus impressionnantes de l’Advanced Backend Fab 6 se trouve le vaste système de manutention automatisé intelligent cinq en un. Le système contrôle le flux de production et détecte instantanément les défauts, augmentant ainsi le rendement. Ceci est crucial pour les assemblages multi-chiplets complexes comme le MI300 d’AMD, car les défauts d’emballage rendent immédiatement tous les chiplets inutilisables, entraînant des pertes importantes. Avec des capacités de traitement des données 500 fois plus rapides que la moyenne, l’installation peut conserver des enregistrements de production complets et suivre chaque matrice qu’elle traite.
Nvidia utilise CoWoS pour ses GPU de calcul A100, A30, A800, H100 et H800 très performants. L’Instinct MI100 d’AMD, l’Instinct MI200/MI200/MI250X et le prochain Instinct MI300 utilisent également CoWoS.
