Selon un rapport de Morgan Stanley, Taiwan Semiconductor Manufacturing Co. retarde d’environ un quart le calendrier de production de sa technologie de fabrication N3E. Cette décision accélérera la disponibilité de nombreux modèles 3 nm, mais ne vous attendez pas à ce que beaucoup d’entre eux soient disponibles sous peu.
Le nœud N3E de TSMC a été explicitement conçu pour améliorer la fenêtre de processus afin d’accélérer le temps de rendement, d’augmenter les rendements, d’augmenter les performances et de réduire la puissance. Le rapport indique que tout cela serait accompli au prix d’une densité de transistors inférieure à celle du N3 d’origine. Initialement, TSMC prévoyait de lancer la fabrication à haut volume (HVM) en utilisant N3E environ un an après le démarrage de N3 HVM, parfois au troisième trimestre 2023. Mais comme les rendements de production de test de N3E sont déjà élevés, TSMC souhaite commencer à l’utiliser commercialement plus tôt, parfois au deuxième trimestre. 2023.
« Nos récentes vérifications auprès des fournisseurs d’équipements suggèrent que TSMC pourrait geler le flux de processus N3E plus tôt – d’ici la fin mars », indique le rapport de Morgan Stanley cité par RetiredEngineer. « Cela signifie que la production en volume de N3E pourrait commencer au deuxième trimestre 2023, environ un quart avant le calendrier initial du troisième trimestre 2023. Le rendement de la production de test est beaucoup plus élevé pour le N3E que pour le N3B. Nos vérifications suggèrent que la densité logique du N3E n’est que d’environ 8 % inférieure à celle du N3 d’origine en coupant quatre couches EUV, mais elle est toujours 60 % plus dense que 5 nm. Tout cela fait un nœud compétitif pour TSMC en termes de coûts et de délais.
Les nœuds de pointe de TSMC sont généralement développés en étroite collaboration avec des clients alpha prêts à payer un supplément pour un accès anticipé et à accepter certains risques, c’est pourquoi ces nœuds sont adaptés à leurs besoins. Le client le plus important de TSMC aujourd’hui est Apple, mais à mesure que des entreprises comme AMD, Intel et MediaTek augmentent leurs commandes, la fonderie est plus disposée à adapter ses nœuds à ces clients. Apple adoptera probablement le N3 avant tout le monde.
Le N3E de TSMC n’a jamais été destiné à remplacer le N3, mais à fournir un choix plus large de paramètres de fabrication pour obtenir des rendements décents, des améliorations de performances et une puissance inférieure, ce qui profitera à tous les clients de TSMC. Compte tenu des objectifs, il n’est pas surprenant que TSMC et ses clients obtiennent des rendements plus rapides avec cette technologie et puissent donc réduire leurs calendriers de production si cela a du sens.
Même si TSMC réduit d’un quart la production de N3E, cela ne signifie pas que tous ses clients ajusteront leurs horaires. De plus, rien ne change pour N3 : TSMC est sur la bonne voie pour démarrer la production en utilisant ce nœud au troisième trimestre 2022 et livrer les premières puces début 2023, compte tenu des longs cycles de production. En gardant tous ces faits à l’esprit, nous ne nous attendons pas à un afflux de conceptions basées sur 3 nm (réalisées soit par TSMC à l’aide de ses nœuds N3/N3E, soit par Samsung Foundry sur son nœud 3GAE) sur le marché plus tôt que du troisième au quatrième trimestre 2023.
Teradyne, un fabricant d’équipements de test pour les puces, a récemment confirmé qu’une rampe significative de 3 nm (au-delà d’Apple et de Samsung Electronics) peut être attendue en 2023. Alors que les lève-tôt pourraient proposer leurs puces de 3 nm au début de 2023, d’autres acteurs vont encore rattraper leur retard. avec eux au cours du second semestre de l’année prochaine au plus tôt.
« Le passage à la production en volume de 3 nm est repoussé à 2023 », a déclaré Mark Jagiela, directeur général de Teradyne, lors d’une récente conférence téléphonique (via SeekingAlpha). « […] Nous nous attendons à ce que la demande s’accélère à nouveau en 2023 alors que nous commençons à voir la croissance de la complexité liée aux investissements en 3 nm, gate-all-around et packaging avancé.