Le brevet Intel confirme le travail sur les GPU multi-puces-modules

Un brevet récent publié par Intel (via Sous-renard) peut être la clé de voûte de ses futures conceptions d’accélérateurs graphiques – et il utilise l’approche du module multi-puces (MCM). Intel décrit une série de processeurs graphiques travaillant en tandem pour fournir une seule image. La conception d’Intel s’oriente vers une hiérarchie des charges de travail : un processeur graphique principal coordonne l’ensemble de la charge de travail. Et la société définit l’approche MCM dans son ensemble comme une étape nécessaire pour éloigner les concepteurs de silicium des problèmes de fabrication, d’évolutivité et de fourniture d’énergie qui découlent de l’augmentation de la taille des puces dans la recherche éternelle de performances.

Selon le brevet d’Intel, plusieurs appels de dessin graphique (instructions) sont acheminés vers « une pluralité » de processeurs graphiques. Ensuite, le premier processeur graphique exécute essentiellement une passe de dessin initiale de la scène entière. À ce stade, le processeur graphique crée simplement des données de visibilité (et d’obstruction) ; il s’agit de décider quoi rendre, ce qui est une opération à grande vitesse à faire sur les processeurs graphiques modernes. Ensuite, un certain nombre de tuiles générées lors de cette première passe vont vers les autres processeurs graphiques disponibles. Selon cette passe de visibilité initiale, ils seraient responsables du rendu précis de la scène correspondant à leurs tuiles, ce qui indique quelle primitive se trouve dans chaque tuile ou montre où il n’y a rien à rendre.

Image 1 sur 2

Un système informatique qui intègre l’un des processeurs graphiques décrits dans le brevet d’Intel. Notez le pluriel dans les processeurs et les cœurs. (Crédit image : Intel)
Image 2 de 2

Schémas du brevet d'Intel

Schéma détaillé de l’un des « modes de réalisation » d’Intel (Crédit image : Intel)

Source-138