Un brevet récent publié par Intel (via Sous-renard) peut être la clé de voûte de ses futures conceptions d’accélérateurs graphiques – et il utilise l’approche du module multi-puces (MCM). Intel décrit une série de processeurs graphiques travaillant en tandem pour fournir une seule image. La conception d’Intel s’oriente vers une hiérarchie des charges de travail : un processeur graphique principal coordonne l’ensemble de la charge de travail. Et la société définit l’approche MCM dans son ensemble comme une étape nécessaire pour éloigner les concepteurs de silicium des problèmes de fabrication, d’évolutivité et de fourniture d’énergie qui découlent de l’augmentation de la taille des puces dans la recherche éternelle de performances.
Selon le brevet d’Intel, plusieurs appels de dessin graphique (instructions) sont acheminés vers « une pluralité » de processeurs graphiques. Ensuite, le premier processeur graphique exécute essentiellement une passe de dessin initiale de la scène entière. À ce stade, le processeur graphique crée simplement des données de visibilité (et d’obstruction) ; il s’agit de décider quoi rendre, ce qui est une opération à grande vitesse à faire sur les processeurs graphiques modernes. Ensuite, un certain nombre de tuiles générées lors de cette première passe vont vers les autres processeurs graphiques disponibles. Selon cette passe de visibilité initiale, ils seraient responsables du rendu précis de la scène correspondant à leurs tuiles, ce qui indique quelle primitive se trouve dans chaque tuile ou montre où il n’y a rien à rendre.
Il semble donc qu’Intel envisage d’intégrer le rendu en damier basé sur les tuiles (une fonctionnalité utilisée dans les GPU d’aujourd’hui) aux côtés du calcul distribué de la position des sommets (hors de la passe d’image initiale). Enfin, lorsque tous les processeurs graphiques ont rendu leur pièce du puzzle qui est une seule image (y compris l’ombrage, l’éclairage et le lancer de rayons), leurs contributions sont assemblées pour présenter l’image finale à l’écran. Idéalement, ce processus se produirait 60, 120 ou même 500 fois par seconde. L’espoir d’Intel pour la mise à l’échelle des performances multi-die est donc mis à nu devant nous. Intel utilise ensuite les rapports de performances des cartes graphiques AMD et Nvidia fonctionnant en modes SLI ou Crossfire pour illustrer les augmentations de performances potentielles dans les configurations multi-GPU classiques. Mais, bien sûr, il sera toujours inférieur à un design MCM authentique.
Cependant, le brevet d’Intel est flou dans les détails quant au niveau de l’architecture et couvre autant de terrain que possible – ce qui, encore une fois, est habituel dans cet espace. Par exemple, il permet des conceptions qui incluent même plusieurs processeurs graphiques fonctionnant en tandem ou seulement des sections de processeurs graphiques. La méthode s’applique à « un système de bureau à processeur unique, un système de poste de travail multiprocesseur, un système de serveur », ainsi qu’au sein d’une conception de système sur puce (SoC) pour mobile. Ces processeurs graphiques ou modes de réalisation, comme Intel les appelle, sont même décrits comme acceptant les instructions des commandes RISC, CISC ou VLIW. Mais Intel semble prendre une page directement du playbook d’AMD, expliquant que la nature « hub » de leur conception MCM pourrait inclure un seul dé regroupant les contrôleurs de mémoire et d’E/S.
Alors que le taux de miniaturisation des semi-conducteurs ralentit (et continue de ralentir), les entreprises doivent trouver des moyens d’augmenter leurs performances tout en maintenant de bons rendements. Dans le même temps, ils doivent innover sur l’architecture, les procédés de fabrication des semi-conducteurs deviennent de plus en plus complexes et exotiques, avec un nombre plus élevé d’étapes de fabrication requises, un nombre plus élevé de masques, et enfin intégrant des applications de lithographie ultraviolette extrême (EUV). Nous surfons sur la partie des rendements décroissants de l’équation depuis un certain temps maintenant : il devient de plus en plus difficile d’augmenter la densité des transistors, et l’augmentation des zones de matrice entraînerait des pénalités sur les rendements des plaquettes. La seule solution est de jumeler plusieurs matrices plus petites ensemble : il est plus facile d’avoir deux matrices carrées de 400 mm fonctionnelles que d’en avoir une de 800 mm entièrement fonctionnelle.
AMD, pour sa part, a rencontré un grand succès avec ses processeurs Ryzen basés sur MCM depuis leur première génération. La société rouge fournit toujours des GPU basés sur MCM, mais leurs Navi 31 et Navi 32 de nouvelle génération peuvent être dotés de cette technologie. Et nous savons que Nvidia explore également activement les conceptions MCM pour ses futurs produits graphiques, en suivant sa nouvelle approche de conception Composable On Package GPU (COPA). La course est lancée depuis longtemps, avant même qu’AMD ne sorte Zen. La première entreprise à déployer une conception de GPU MCM devrait avoir un avantage sur ses concurrents, avec des rendements plus élevés facilitant des profits plus élevés – ou des prix de marché plus bas. Et avec les trois AMD, Intel et Nvidia sous-traitant les mêmes nœuds de fabrication TSMC dans un avenir prévisible, chaque léger avantage pourrait avoir un impact potentiellement élevé sur le marché.