Hier, AMD a annoncé sa prochaine plate-forme AM5 alimentant ses processeurs de la série Ryzen 7000, ainsi que trois nouveaux chipsets offrant plus de connectivité d’E/S. La plus grande surprise est l’introduction par AMD d’une conception multi-puces pour ses modèles phares de chipsets X670E et X670. Ce n’est pas quelque chose que nous avons vu auparavant sur une plate-forme axée sur le consommateur, mais le choix d’AMD d’utiliser plusieurs puces sur ses chipsets phares pourrait porter ses fruits.
Selon un rapport d’Angstronomics.com, l’approche multi-puces d’AMD pour X670 et X670E présente des avantages similaires à l’architecture de puces actuelle d’AMD sur les processeurs Ryzen. Avec cette approche, AMD peut augmenter considérablement l’expansion des E/S tout en réduisant considérablement les coûts de fabrication. Ce serait impossible si AMD construisait des matrices monolithiques uniques pour X670 et X670E.
Voici comment fonctionne la nouvelle architecture de chipset d’AMD. Le chipset de base pour X670 et X670E est connu sous le nom de chipset Promontory 21 (PROM21), qui est construit par le fournisseur tiers ASMedia. L’une de ces puces est livrée dans un boîtier FCBGA 19x19mm avec une puissance nominale maximale de 7W.
Cette puce fournit une connexion de liaison montante PCIe 4.0 au processeur et deux contrôleurs de liaison descendante PCIe 4.0 x4, pour un maximum de huit voies PCIe 4.0. Il prend également en charge quatre ports PCIe 3.0 x1/SATA 6 Gbit/s, six ports USB 3.2 Gen 2 10 Gbit/s (dont deux peuvent être fusionnés en un seul port 20 Gbit/s) et six ports USB 2.0 supplémentaires. Pour les ports SATA/PCIe 3.0 et les ports USB 3.2, le fabricant de la carte mère peut choisir d’opter pour plus de ports SATA que de ports PCIe ou vice versa.
Un seul chipset PROM21 fonctionne comme le chipset milieu de gamme B650 d’AMD. Une version réduite (récoltée) peut également être utilisée comme chipset de la série A600, vraisemblablement A620. Cependant, X670 et X670E adoptent une approche différente.
Pour X670 et X670E, un seul chiplet PROM21 ne représente que la moitié de l’équation, avec deux chiplets PROM21 reliés entre eux via une connexion en guirlande, doublant ainsi la connectivité : doublez les ports USB et doublez les ports PCIe 3.0/SATA 6 Gbit/s. L’exception concerne les capacités du contrôleur de liaison descendante, qui vont de deux contrôleurs de liaison descendante PCIe 4.0 x4 sur un seul chiplet à trois contrôleurs de liaison descendante – l’un des contrôleurs de liaison descendante sur le premier chiplet se connecte à la liaison montante du deuxième chiplet.
Bien que les options de connectivité plus larges soient excellentes, l’un des plus grands avantages est probablement le coût de production. Il est plus rentable de produire un seul SKU qui peut être augmenté ou réduit pour répondre aux demandes d’autres niveaux, plutôt que d’essayer de construire deux ou plusieurs puces entièrement séparées. Comme les puces CPU Zen des processeurs Ryzen 3000 et ultérieurs, chacun avec huit cœurs de processeur pouvant être désactivés en grappes de deux, AMD peut se concentrer sur la production de masse de PROM21 et l’utiliser dans toute la suite d’offres de cartes mères. Il n’est pas nécessaire de gaspiller des ressources de conception et de fabrication supplémentaires en essayant de prédéterminer les ratios de production appropriés.
Un autre effet secondaire positif des chipsets en guirlande est que vous pouvez répartir le refroidissement sur une zone plus large. Au lieu d’un seul chipset pouvant consommer 15 W ou plus, vous obtenez deux puces de 7,5 W séparées peut-être de plusieurs centimètres. Cela peut éviter beaucoup de maux de tête aux fabricants de cartes mères lorsqu’il s’agit de refroidir les X670 et X670E, et cela devrait permettre à la plupart des cartes mères X670 et X670E d’avoir un refroidissement passif malgré les exigences PCIe 5.0, une grande amélioration par rapport au chipset X570 activement refroidi. Cependant, nous nous attendons à ce que les facteurs de forme mini-ITX aient toujours un refroidissement actif en raison des contraintes physiques de ces cartes mères.
Un autre bonus est la réduction des répéteurs de signal requis pour PCIe 4.0 et PCIe 5.0. L’un des plus grands obstacles à la prise en charge de ces technologies à très haut débit est de vaincre l’effet secondaire de l’intégrité réduite du signal sur de plus longues distances. Cela oblige les fabricants de cartes mères à construire des « répéteurs » PCIe pour amplifier les signaux PCIe afin qu’ils atteignent leurs destinations finales. Ce problème ne fera qu’empirer à mesure que PCIe évolue et que la bande passante continue de doubler par génération. Avec une conception multi-chiplet, la deuxième puce agit comme un répéteur et renforce l’intégrité du signal PCIe.
Angstronomics mentionne des problèmes potentiels avec la virtualisation, où il y a des risques intrinsèquement plus élevés lorsque l’on essaie de diviser et d’attribuer des ports USB et des emplacements PCIe via la virtualisation. Cela ne devrait cependant pas affecter la plupart des utilisateurs.
Dans l’ensemble, la décision d’AMD d’étendre sa stratégie multi-puces des processeurs aux chipsets semble être une idée brillante. Nous devrons voir comment cette stratégie fonctionnera dans la pratique une fois qu’AMD publiera Ryzen 7000 et la plate-forme AM5 au public, ce qui devrait se produire d’ici la fin de 2022. Si c’est un grand succès, AMD pourrait potentiellement commencer à pousser ce multi- stratégie de jeu de puces dans d’autres plates-formes, y compris les cartes mères EPYC et peut-être Threadripper.