L’évolution de la mémoire à bande passante élevée (HBM) se poursuit avec la finalisation et la publication aujourd’hui de la spécification HBM3 par la JEDEC Solid State Technology Association, avec des fonctionnalités exceptionnelles comprenant jusqu’à 819 Go/s de bande passante couplées à jusqu’à 16 piles Hi et 64 Go de capacité.
Nous avons vu des indicateurs révélateurs de ce à quoi s’attendre au cours des mois précédents, avec des nouvelles concernant les développements des sociétés membres du JEDEC dans HBM3. En novembre, nous avons rendu compte d’une démo SK hynix 24 Go HBM3, et Rambus a annoncé son contrôleur PHY et mémoire combiné prêt pour HBM3 avec quelques spécifications détaillées en août, par exemple. Cependant, il est bon de voir que la spécification JEDC est désormais acceptée afin que l’industrie comprenant les fabricants et les utilisateurs de HBM puisse aller de l’avant. De plus, la spécification complète est désormais téléchargeable depuis JEDEC.
Si vous avez suivi la précédente couverture HBM3, vous saurez que la promesse principale de HBM3 est de doubler le débit de données par broche par rapport à HBM2. En effet, la nouvelle spécification précise que HBM3 fournira un débit de données standard de 6,4 Gbps pour 819 GBps de bande passante. Le changement architectural clé derrière cette accélération est le doublement du nombre de canaux de mémoire indépendants à 16. De plus, HBM3 prend en charge deux pseudo canaux par canal pour un support virtuel de 32 canaux.
Une autre avancée bienvenue avec le passage à HBM3 est la capacité potentielle. Avec l’empilement de matrices HBM utilisant la technologie TSV, vous gagnez en capacité avec des emballages plus denses et des piles plus hautes. HBM3 permettra des capacités de 4 Go (8 Go 4-high) à 64 Go (32 Go 16-high). Cependant, JEDEC indique que les piles TSV de 16 hauteurs sont destinées à une future extension, de sorte que les fabricants de HBM3 seront limités à 12 piles de hauteur maximum dans la spécification actuelle (c’est-à-dire une capacité maximale de 48 Go).
Pendant ce temps, les premiers appareils HBM3 devraient être basés sur des couches de mémoire de 16 Go, selon JEDEC. La gamme de densités et d’options d’empilement dans la spécification HBM3 offre aux fabricants d’appareils un large éventail de configurations.
JEDEC met également en évidence le haut niveau de plate-forme RAS (fiabilité, disponibilité, facilité d’entretien) de HBM3, le rapport d’erreurs EEC sur matrice et en temps réel, ainsi que l’efficacité énergétique en utilisant une signalisation de 0,4 V et une tension de fonctionnement de 1,1 V. Toutes ces qualités sont très attractives pour le marché cible des clients de traitement HPC et IA.
|
Spécification JEDEC |
HBM3 |
HBM2 / HBM2E |
HBM |
|
Taux de transfert par broche (vitesse d’E/S) |
6,4 Gbit/s |
3,2 Gbit/s / 3,65 Gbit/s |
1 Gbit/s |
|
Maximum de matrices par pile |
12 avec jusqu’à 16 (16-Hi) en route |
8 (8-Hi) / 12 (12-Hi) |
4 (4-Salut) |
|
Capacité maximale du paquet |
64 Go |
24 Go |
4 GO |
|
Bande passante |
819 Go/s |
410/460 Go/s |
128 Go/s |
Avec la spécification HBM3 maintenant finalisée et publiée, nous devrions commencer à voir l’adoption progressive de cette technologie de mémoire à mesure que nous voyageons jusqu’en 2022. Cependant, comme indiqué ci-dessus, il est probable qu’elle soit fortement axée sur les centres de données, les entreprises, les clients HPC et pareil. Nous avons eu un aperçu éphémère de HBM dans les cartes graphiques PC grand public au milieu des années 2010, mais la mise en œuvre a rendu les cartes AMD trop chères pour les avantages de performances qui pourraient être obtenus.