Les fabricants de mémoire flash NAND ont toujours essayé d’augmenter la densité de stockage de leurs dispositifs de mémoire en augmentant le nombre de bits stockés par cellule. Bien qu’il s’agisse fondamentalement de la manière la plus difficile d’augmenter les densités d’enregistrement, c’est aussi la plus gratifiante du point de vue des coûts. Des entreprises comme Kioxia expérimentent constamment le nombre de bits qu’elles peuvent stocker dans une cellule. Cette année, la société a déclaré avoir réussi à stocker sept bits par cellule (7 bpc), bien qu’en laboratoire et à basse température.
Pour stocker plus d’un bit, la cellule NAND doit contenir plusieurs niveaux de tension distincts, ce qui est difficile car les fabricants de NAND doivent trouver les matériaux appropriés pour ces cellules, puis les enregistrer et les lire sans erreur. De plus, le nombre d’états de tension augmente de manière exponentielle avec le nombre de bits. Par exemple, pour stocker quatre bits, la cellule doit contenir 16 niveaux de tension (2^4), mais avec six bits, ce nombre passe à 64 (2^6). La réalisation de Kioxia de stocker sept bits par cellule nécessite de maintenir 128 états de tension (2 ^ 7). Kioxia a présenté l’article décrivant sa réalisation à l’International Memory Workshop 2022 (IMW 2022).
Kioxia a dû utiliser un canal de silicium monocristallin construit par croissance épitaxiale pour stocker sept bits par cellule. Le silicium monocristallin a une résistance électrique inférieure à celle du silicium polycristallin, ce qui facilite l’enregistrement de telles cellules. De plus, la pente sous-seuil des transistors cellulaires en silicium monocristallin est plus raide (par rapport aux transistors conventionnels), tandis que le courant de fuite et le bruit de lecture sont plus faibles, rapporte PC Watch (s’ouvre dans un nouvel onglet).
De telles cellules flash NAND ne sont pas disponibles dans le commerce de nos jours, les scientifiques de Kioxia ont donc dû les fabriquer en laboratoire. De plus, pour les enregistrer et les lire, ils ont immergé les puces dans de l’azote liquide (celui-ci dans de l’azote liquide (77°K, -196°C) pour stabiliser les matériaux, abaisser les exigences de tension, réduire le besoin de films isolants tunnel et éviter dépréciation des cellules causée par les cycles de réécriture.
Construire des transistors personnalisés en laboratoire ne représente que la moitié du défi avec une mémoire flash NAND ultra-dense. Tout d’abord, les chercheurs ont dû développer et utiliser un contrôleur personnalisé avec un schéma de codage personnalisé adapté à la gestion de 128 états de tension.
Les contrôleurs flash NAND sont devenus de plus en plus complexes depuis le lancement de la NAND à cellules multiniveaux (MLC, 2 bpc) au début des années 2000. Par conséquent, la complexité du contrôleur est quelque chose que les producteurs de NAND et les développeurs de contrôleurs connaissent bien. Mais les contrôleurs capables de traiter avec précision 128 niveaux de tension peuvent être aussi complexes que les microprocesseurs et tout aussi coûteux. Par conséquent, la principale question est de savoir s’il est judicieux d’utiliser un contrôleur SSD coûteux et sophistiqué pour augmenter la densité d’enregistrement 3D NAND de seulement 40 % (passant de 5 bpc à 7 bpc). Alors que les meilleurs SSD ont tendance à coûter cher, un contrôleur trop avancé pourrait rendre les pilotes ultra-haute capacité prohibitifs et éliminer tous leurs avantages.
Western Digital pense que même PLC 3D NAND (5 bpc) n’aura plus de sens même après 2025. Mais Kioxia démontre maintenant la possibilité physique de stocker sept bits par cellule et parle même de conserver huit bits par cellule à terme.