JEDEC publie la norme de mémoire à bande passante élevée HBM3 : jusqu’à 6,4 Go/s de débit de données, 819 Go/s de bande passante, 16 piles Hi et 64 Go de capacité par pile

JEDEC vient de publier la norme HBM3 High-Bandwidth Memory qui offre une amélioration insensée par rapport aux normes HBM2 et HBM2e existantes.

JEDEC HBM3 publié : jusqu’à 819 Go/s de bande passante, doublez les canaux, 16 piles Hi avec jusqu’à 64 Go de capacité par pile

Communiqué de presse : JEDEC Solid State Technology Association, le leader mondial dans le développement de normes pour l’industrie de la microélectronique, a annoncé aujourd’hui la publication de la prochaine version de sa norme DRAM High Bandwidth Memory (HBM) : JESD238 HBM3, disponible en téléchargement sur le JEDEC site Internet. HBM3 est une approche innovante pour augmenter le taux de traitement des données utilisé dans les applications où une bande passante plus élevée, une consommation d’énergie réduite et une capacité par zone sont essentielles au succès d’une solution sur le marché, y compris le traitement graphique et l’informatique et les serveurs hautes performances.

Mémoire Samsung DDR6-12800 actuellement en développement, GDDR6 + pour offrir jusqu’à 24 Gbps et GDDR7 jusqu’à 32 Gbps pour les GPU de nouvelle génération

Les principaux attributs du nouveau HBM3 incluent :

• Extension de l’architecture éprouvée de HBM2 vers une bande passante encore plus élevée, doublant le débit de données par broche de la génération HBM2 et définissant des débits de données allant jusqu’à 6,4 Gb/s, soit 819 Go/s par appareil
• Doublement du nombre de canaux indépendants de 8 (HBM2) à 16 ; avec deux pseudo canaux par canal, HBM3 supporte virtuellement 32 canaux
• Prise en charge des piles TSV à 4, 8 et 12 hauteurs avec possibilité d’extension future à une pile TSV à 16 hauteurs
• Permettant une large gamme de densités basées sur 8 Go à 32 Go par couche de mémoire, couvrant des densités d’appareils de 4 Go (8 Go 4-high) à 64 Go (32 Go 16-high); les appareils HBM3 de première génération devraient être basés sur une couche de mémoire de 16 Go
• Répondant au besoin du marché d’un RAS de haut niveau de plate-forme (fiabilité, disponibilité, facilité d’entretien), HBM3 introduit un ECC puissant basé sur des symboles, ainsi qu’un rapport d’erreur et une transparence en temps réel
• Amélioration de l’efficacité énergétique grâce à l’utilisation d’une signalisation à faible oscillation (0,4 V) sur l’interface hôte et d’une tension de fonctionnement inférieure (1,1 V)

« Avec ses performances et ses attributs de fiabilité améliorés, HBM3 permettra de nouvelles applications nécessitant une bande passante et une capacité mémoire énormes », a déclaré Barry Wagner, directeur du marketing technique chez NVIDIA et président du sous-comité JEDEC HBM.

Soutien à l’industrie

« HBM3 permettra à l’industrie d’atteindre des seuils de performance encore plus élevés avec une fiabilité améliorée et une consommation d’énergie réduite », a déclaré Mark Montierth, vice-président et directeur général de la mémoire haute performance et de la mise en réseau chez Micron. « En collaborant avec les membres du JEDEC pour développer cette spécification, nous avons tiré parti de la longue expérience de Micron en matière de fourniture de solutions avancées d’empilement et de conditionnement de mémoire pour optimiser les plates-formes informatiques leaders du marché. »

Le module de mémoire SK Hynix HBM3 dévoilé lors du sommet OCP 2021 – 12-Hi Stack, module de 24 Go avec des vitesses de transfert de 6400 Mbps

« Avec les progrès continus des applications HPC et IA, les demandes de performances supérieures et d’efficacité énergétique améliorée ont augmenté plus que jamais auparavant. Avec la version actuelle de la norme HBM3 JEDEC, SK Hynix est heureux de pouvoir fournir à nos clients une mémoire qui dispose de la bande passante la plus élevée et de la meilleure efficacité énergétique existant aujourd’hui avec une robustesse accrue grâce à l’adoption d’un schéma ECC amélioré. SK Hynix est fier de faire partie de JEDEC et est donc ravi de pouvoir continuer à construire un écosystème HBM solide avec nos partenaires de l’industrie, et de fournir à la fois des valeurs ESG et TCO à nos clients », a déclaré Uksong Kang, Vice Président de la planification des produits DRAM chez SK Hynix.

« Synopsis est un contributeur actif de JEDEC depuis plus d’une décennie, contribuant au développement et à l’adoption des interfaces de mémoire les plus avancées telles que HBM3, DDR5 et LPDDR5 pour une gamme d’applications émergentes », a déclaré John Koeter, vice-président directeur du marketing et de la stratégie. pour la propriété intellectuelle chez Synopsys. « Les solutions IP et de vérification Synopsys HBM3, déjà adoptées par les principaux clients, accélèrent l’intégration de cette nouvelle interface dans les SoC hautes performances et permettent le développement de conceptions de systèmes en boîtier multipuces avec une bande passante mémoire et une efficacité énergétique maximales.

Mises à jour de la technologie de mémoire GPU