Cette semaine, Intel et le Barcelona Supercomputing Center (BSC) ont annoncé qu’ils investiraient 400 millions d’euros (environ 426 millions de dollars) dans un laboratoire qui développera des processeurs basés sur RISC-V qui pourraient être utilisés pour construire des supercalculateurs zettascale. Cependant, le laboratoire ne se concentrera pas uniquement sur les processeurs pour les supercalculateurs de nouvelle génération, mais également sur les utilisations des processeurs pour les applications d’intelligence artificielle et les véhicules autonomes.
Le laboratoire de recherche sera probablement installé à Barcelone, en Espagne, et recevra 400 millions d’euros d’Intel et du gouvernement espagnol sur 10 ans. L’objectif fondamental du laboratoire de recherche commun est de développer des puces basées sur l’architecture de jeu d’instructions (ISA) open source RISC-V qui pourraient être utilisées pour un large éventail d’applications, y compris les accélérateurs d’IA, les véhicules autonomes et le calcul haute performance. .
La création du laboratoire commun ne signifie pas automatiquement qu’Intel utilisera des processeurs basés sur RISC-V développés dans le laboratoire pour sa plate-forme de supercalcul zettascale de première génération, mais indique plutôt que la société est disposée à faire des investissements supplémentaires dans RISC-V. Après tout, l’année dernière, Intel a tenté d’acheter SiFive, l’un des principaux développeurs de processeurs RISC-V et fait partie des principaux sponsors de RISC-V International, une organisation à but non lucratif soutenant l’ISA.
Alors qu’environ 21,3 millions de dollars représentent une somme d’argent importante, Intel investira beaucoup plus dans ses produits basés sur x86 dans les années à venir, donc les dépenses en processeurs RISC-V ne signifient pas une moindre concentration sur les conceptions x86. Au contraire, tout au long de son histoire, Intel a investi des centaines de millions dans des architectures non x86 (y compris les conceptions i960/i860 basées sur RISC dans les années 80, Arm dans les années 2000 et IA64/Itanium basées sur VLIW dans les années 90 et 2000) . Finalement, ces architectures ont été abandonnées, mais les technologies développées pour elles se sont retrouvées dans les offres x86.
Avec ses efforts RISC-V, Intel pourrait faire d’une pierre plusieurs coups. Premièrement, supposons que les ingénieurs du laboratoire commun parviennent à concevoir une technologie CPU plus adaptée aux supercalculateurs de classe ZettaFLOPS. Dans ce cas, Intel pourra l’utiliser pour ses produits. En prime, la division Foundry Services d’Intel deviendra probablement une fab de choix pour les processeurs/SoC développés dans le laboratoire commun.
« Le calcul haute performance est la clé pour résoudre les problèmes les plus difficiles au monde, et chez Intel, nous avons un objectif ambitieux de passer à l’ère zettascale pour le HPC », a déclaré Jeff McVeigh, vice-président et directeur général du Super Compute Group chez Intel. « Le Barcelona Supercomputing Center partage notre vision de cet objectif, avec un accent égal sur la durabilité et une approche ouverte. Nous sommes ravis de nous associer à eux pour nous lancer dans cette aventure.
L’année dernière, Intel s’est fixé l’objectif ambitieux de construire une plate-forme de supercalculateurs de classe ZettaFLOPS d’ici 2027, ce qui signifie multiplier par 1000 les performances des supercalculateurs en cinq ans environ. La société a déclaré qu’elle aurait besoin de nouvelles architectures de calcul, de nouvelles architectures système, d’interfaces de mémoire et d’E/S à grande vitesse, de nouvelles technologies de fabrication et de méthodes sophistiquées de conditionnement de puces, entre autres. L’un des moyens de l’entreprise d’améliorer radicalement les performances de calcul consiste à créer une architecture qui combinerait les cœurs à usage général x86 de l’entreprise avec les GPU de calcul Xe-HPC. Le premier produit qui utilise ce concept est Falcon Shores (s’ouvre dans un nouvel onglet) — qui est déjà en développement.