Huawei a développé (et breveté) un processus d’empilement de puces qui promet d’être nettement moins cher que les méthodes d’empilement de puces existantes. La technologie aidera Huawei à continuer à développer des puces plus rapides en utilisant une technologie de processus mature plus ancienne, ce qui pourrait théoriquement l’aider à éviter les sanctions américaines.
La seule question est de savoir si Huawei peut réellement tirer parti de son innovation, étant donné que les fonderies ne peuvent pas produire de puces pour l’entreprise sans une licence d’exportation du gouvernement américain. Mais au moins, Huawei lui-même pense certainement que c’est possible, d’autant plus que cette technologie pourrait améliorer les performances des puces basées sur des nœuds plus anciens qui ne sont pas soumis à des restrictions américaines aussi sévères.
Un moyen de rester compétitif
Nous aborderons les détails de la nouvelle technologie ci-dessous, mais il est important de comprendre pourquoi Huawei développe cette nouvelle technologie. Depuis que le gouvernement américain a mis sur liste noire Huawei et sa filiale de conception de puces HiSilicon et exige désormais que toutes les entreprises fabriquant du silicium pour eux demandent une licence d’exportation puisque toute la production de semi-conducteurs implique des technologies développées aux États-Unis, Huawei ne peut accéder à aucun nœud moderne (par exemple, TSMC’s N5), et doit donc s’appuyer sur des technologies de procédés matures.
À cette fin, les technologies innovantes d’emballage de puces et d’interconnexion de puces en général, ainsi que l’empilement 3D en particulier, sont un moyen pour l’entreprise d’ajouter plus de transistors à ses SoC et d’obtenir les performances dont elle a besoin pour être compétitive, a déclaré Guo Ping, ancien de Huawei. président tournant, lors d’une récente conférence de presse, rapporte DigiTimes. Par conséquent, il est tout à fait logique pour l’entreprise d’investir dans des méthodes de conditionnement et d’interconnexion propriétaires, telles que celle qu’elle a brevetée.
« La technologie micro-nano, illustrée par la technologie de liaison hybride 3D, sera le principal moyen d’étendre la loi de Moore », a déclaré Guo.
Le cadre supérieur de Huawei a indiqué que, puisque les technologies de traitement de pointe modernes progressent relativement lentement, les conceptions multi-puces dans des boîtiers 2,5D ou 3D sont un moyen général pour les concepteurs de puces de continuer à ajouter plus de transistors dans leurs produits et de répondre aux attentes. de leurs clients en termes de nouvelles fonctionnalités et de performances. Par conséquent, Huawei continuera d’investir dans les technologies d’amélioration et d’empilement de zones pour les conceptions internes, a souligné l’ancien président.
L’affirmation faite publiquement lors d’une conférence de presse indique clairement que Huawei vise à utiliser sa méthode d’empilement 3D hybride sans TSV (ou peut-être une méthode similaire et plus courante) pour ses produits à venir. La principale question est de savoir si la méthode nécessite des outils ou des technologies que le gouvernement américain peut juger de pointe et ne pas accorder de licence d’exportation (après tout, la plupart des outils de fabrication utilisent des technologies originaires des États-Unis). Cela dit, il reste à voir si nous verrons une fonderie fabriquer des packages de puces 3D pour Huawei en utilisant la méthode brevetée de ce dernier. Mais au moins, Huawei dispose d’une technologie unique pour un empilement 3D peu coûteux qui peut l’aider à rester compétitif même sans accès aux derniers nœuds.
Empilage sans vias
Les technologies innovantes de conditionnement de puces et d’interconnexion multi-chiplet sont appelées à devenir cruciales dans les prochaines années pour les processeurs de pointe. Ainsi, tous les principaux développeurs et fabricants de puces disposent désormais de leurs propres méthodes exclusives de conditionnement et d’interconnexion de puces.
Les fabricants de puces utilisent généralement deux méthodes de conditionnement et d’interconnexion : le conditionnement 2,5D qui permet une interconnexion haute densité/bande passante élevée pour les puces côte à côte, et le conditionnement 3D qui réduit la taille des processeurs en empilant différentes puces les unes sur les autres. . Cependant, l’emballage 3D nécessite généralement un câblage assez complexe car les puces doivent communiquer et l’alimentation doit être fournie à l’aide de TSV.
Alors que les TSV sont utilisés dans la fabrication de puces depuis plus d’une décennie, ils ajoutent des complications et des coûts au processus d’emballage, alors Huawei a décidé d’inventer une solution alternative sans TSV. Ce que les spécialistes de Huawei ont conçu est essentiellement un hybride entre l’empilement 2,5D et 3D, car deux puces se chevauchent à l’intérieur du boîtier, ce qui permet d’économiser de l’espace, mais ne s’assoient pas exactement l’une sur l’autre comme dans les packages 3D classiques.
Empilage 3D avec chevauchement
La méthode de Huawei utilise des parties superposées des chiplets pour établir une interconnexion logique. Pendant ce temps, deux puces ou plus ont toujours leurs propres broches d’alimentation connectées à leur propre couche de redistribution (RDL) en utilisant diverses méthodes. Mais alors que la technologie brevetée de Huawei évite d’utiliser des TSV, elle ne semble pas facile et bon marché à mettre en œuvre.
Le processus de Huawei consiste à retourner l’un des chiplets avant de se connecter à un autre (ou à d’autres). Cela nécessite également de construire au moins deux couches de redistribution pour fournir de l’énergie (par exemple, deux puces signifient deux RDL, trois puces peuvent toujours utiliser deux RDL, alors faites-en quatre, voir la galerie ci-dessus pour plus de détails), ce qui n’est pas particulièrement bon marché car il en ajoute plusieurs étapes de processus supplémentaires. La bonne nouvelle est que la couche de redistribution de l’une des puces peut être utilisée pour connecter des éléments tels que la mémoire, économisant ainsi de l’espace.
En fait, la méthode d’empilage 3D hybride de Huawei est sans doute plus universelle que les technologies d’emballage 2,5D et 3D traditionnelles d’autres sociétés. Par exemple, il est assez difficile d’empiler deux ou trois matrices logiques gourmandes en énergie et chaudes, car le refroidissement d’une telle pile sera très compliqué (ce qui peut finalement signifier des compromis avec les horloges et les performances). La méthode de Huawei augmente la taille de la surface de la pile, ce qui simplifie le refroidissement. Pendant ce temps, la pile est toujours plus petite qu’un package 2.5D, ce qui est important pour les applications mobiles comme les smartphones, les ordinateurs portables ou les tablettes.
Pas seul
Il est à noter que Semiconductor Manufacturing International Corp. (SMIC) avec qui Huawei aurait l’intention de construire une fab, parie également sur les technologies avancées d’emballage et d’interconnexion comme moyen de contourner les sanctions imposées par le gouvernement américain. La société ne peut pas accéder aux outils de fabrication nécessaires pour fabriquer des puces utilisant des technologies de fabrication inférieures à 10 nm, de sorte que les méthodes avancées de conditionnement et d’interconnexion sont également cruciales pour SMIC.
D’autres sous-traitants de semi-conducteurs (TSMC, GlobalFoundries), des fabricants de conception intégrée (Intel, Samsung) et même des développeurs de puces sans usine (AMD) qui peuvent accéder à des outils de fabrication et à des technologies de processus de pointe développent également leur propre puce 2,5D et 3D. méthodes d’empilement et d’interconnexion à proposer à leurs clients ou pour leurs futurs produits. Ainsi, Huawei ne fait que suivre la courbe.