AMD a dévoilé sa feuille de route de serveur CPU lors de son Financial Analyst Day 2022 et a également dévoilé les processeurs EPYC Genoa-X de 4e génération avec 3D V-Cache, l’EPYC Siena axé sur la périphérie et les télécommunications, et le premier APU de centre de données d’AMD, le MI300X. De plus, AMD a taquiné les puces EPYC Turin de 5e génération qui seront lancées avant la fin de 2024.
Feuille de route du serveur CPU AMD EPYC
Ici, nous pouvons voir la feuille de route du serveur AMD jusqu’à la fin de 2024. Nous avons également la feuille de route du cœur du processeur dans la deuxième diapositive, sur laquelle vous pouvez en savoir plus ici. La feuille de route du processeur du serveur montre une expansion significative des marchés cibles d’AMD avec la famille EPYC de 4e génération. Ces puces sont toutes livrées avec la microarchitecture Zen 4.
AMD disposera désormais de puces de serveur à usage général avec son silicium EPYC Genoa standard, un EPYC Genoa-X optimisé hautes performances avec 3D V-Cache, des puces optimisées pour le cloud avec le Bergamo à 128 cœurs et 256 threads, et des technologies de périphérie et de télécommunications -processeurs Siena focalisés. Cependant, toutes les puces Zen 4 tombent dans le même socket SP5. Plus loin, nous plongerons dans ces nouvelles puces, y compris le premier APU de centre de données d’AMD, l’Instinct MI300.
AMD a annoncé que la famille EPYC Turin de 5e génération arrivera sur le marché en 2024, mais n’a pas divulgué plus de détails. La feuille de route du cœur du processeur nous indique que Turin sera disponible en 4 nm et 3 nm, ainsi qu’en 3D V-Cache et en variantes optimisées pour le cloud.
Le Bergame à 128 fils et 256 fils et le Gênes à 96 fils
AMD a partagé une démo d’un EPYC Genoa à 96 cœurs offrant une augmentation de plus de 75 % par rapport au produit phare EPYC de la génération actuelle dans un benchmark Java SPECjbb. Ce gain provient du passage à l’architecture Zen 4 5 nm, ainsi que des 12 canaux de mémoire DDR5. Sans parler des 32 cœurs supplémentaires par rapport à l’EPYC de la génération précédente. Genoa est également remarquable pour la prise en charge de la mémoire PCIe 5.0 et CXL, comme nous le voyons avec l’extenseur de mémoire CXL de 512 Go de Samsung. AMD affirme que Genoa reste sur la bonne voie pour un lancement au quatrième trimestre de cette année.
Le Bergamo à 128 cœurs est livré avec le Bergamo optimisé en termes de densité et d’évolutivité, avec jusqu’à 128 cœurs Zen 4c et 256 threads étonnants dans un seul socket. Bergamo tombe dans le même socket SP5 que les processeurs Genoa et prend en charge le Zen 4 ISA complet.
Les cœurs Zen 4c sont conceptuellement similaires aux cœurs d’efficacité (e-cores) que nous voyons avec d’autres types d’architectures de puces dans les saveurs Arm et x86. Ces cœurs « c » sont plus petits que le cœur Zen 4 standard qui fera ses débuts à Gênes, avec certaines fonctionnalités inutiles supprimées pour améliorer la densité de calcul. Les puces ont une hiérarchie de cache à densité optimisée pour augmenter le nombre de cœurs, répondant ainsi aux charges de travail cloud qui nécessitent une densité de threads plus élevée. Cela pourrait signifier que les puces ont un ou plusieurs caches plus petits, ou peut-être qu’un niveau de cache a été supprimé, mais AMD n’a pas partagé les détails. Les cœurs Zen ‘c’ prennent en charge le Zen 4 ISA complet – contrairement à Intel avec Alder Lake, AMD ne désactivera pas certaines fonctionnalités comme AVX.
AMD EPYC Genoa-X et Siena
AMD a révélé qu’il disposera d’une version de ses prochains processeurs EPYC Genoa qui seront équipés de plus de 1 Go de cache L3. Les processeurs Genoa-X 5 nm viendront avec jusqu’à 96 cœurs, tout comme les produits Genoa standard, et tomberont dans le même socket. En effet, ce sont les équivalents Zen 4 des processeurs EPYC Milan-X équipés de 3D V-Cache.
AMD se développe également sur les marchés des télécommunications et de la périphérie avec sa nouvelle Siena, une architecture de puce simplifiée avec jusqu’à 64 cœurs Zen 4 proposés. AMD n’a pas encore partagé beaucoup de détails sur ces puces, mais elles sont optimisées pour l’efficacité énergétique et représentent une expansion importante du marché adressable d’AMD. L’EPYC d’AMD a déjà porté un coup dévastateur au Xeon D d’Intel dans certaines applications, et nous imaginons que Siena renforcera cet avantage. Cette puce tombera probablement dans le même socket SP5 que le reste des puces EPYC, mais 12 canaux de DDR5 pourraient ne pas avoir de sens pour ces types d’environnements à espace et puissance limités, il y a donc probablement plus qu’il n’y paraît. Chips de Sienne.
Nous sommes sûrs d’en apprendre plus bientôt. Gênes-X et Sienne arrivent en 2023.
APU AMD Instinct MI300 – Zen 4 rencontre CDNA 3
L’AMD Instinct MI300 5 nm est le premier APU de la société pour le centre de données, ce qui signifie qu’il aura à la fois des cœurs CPU et GPU x86 intégrés sur le même boîtier de puces. AMD utilise l’architecture AMD Infinity de 4e génération pour relier les cœurs de processeur Zen 4 et les cœurs de GPU CDNA 3 avec une interface mémoire cohérente. La puce utilise une technologie d’emballage 3D, avec CPU, GPU, cache et HBM dans le package monopuce, mais il n’est pas clair si tous ces composants sont empilés verticalement ou si seuls certains composants sont empilés en 3D. AMD affirme que cet accélérateur fournit jusqu’à 8 fois plus de performances dans les charges de travail d’IA par rapport au MI250X. Vous pouvez en savoir plus sur cette puce ici.