Les chercheurs de l’Université de Cambridge développent le modèle architectural CHERI (Capability Hardware Enhanced RISC Instructions) depuis plus d’une décennie. Aujourd’hui, Arm a annoncé avoir mis à disposition le premier matériel intégrant un SoC basé sur Arm avec l’architecture CHERI, une étape majeure dans son programme Morello de cinq ans. Le matériel fait son chemin vers des parties prenantes telles que Microsoft et Google. Arm a travaillé en étroite collaboration avec des chercheurs de Cambridge pour préparer un SBC alimenté par Armv8-A 64 bits afin de permettre le test de sa prétendue sécurité matérielle améliorée « considérablement améliorée ».
Il est difficile de nier que davantage d’efforts doivent être consacrés à la sécurité des appareils, car de nombreuses nouvelles sur les technologies de pointe concernent des piratages, des violations et des vols numériques d’une sorte ou d’une autre. Le paragraphe d’introduction de l’annonce peut vous rassurer sur le fait que les cerveaux de l’Université de Cambridge et d’Arm ont soigneusement planifié une nouvelle architecture, à déployer dans des SoC basés sur Arm pour fermer les portes qui pourraient permettre aux pirates d’entrer, en particulier en vue à l’accès à la mémoire. Selon les recherches de Microsoft et Google, plus des deux tiers des vulnérabilités corrigées par des correctifs concernent des problèmes de sécurité de la mémoire.
Au cœur du programme Morello se trouvent les SoC basés sur Arm et les cartes de démonstration qui sont distribuées à des partenaires tels que Microsoft et Google, ainsi qu’à des partenaires intéressés de l’industrie et du milieu universitaire via l’initiative UKRI Digital Security by Design (DSbD). Plus d’informations sur la distribution de ces cartes seront publiées par Innovate UK lors d’un webinaire de lancement le 25 janvier.
Le SoC est basé sur le bras Neoverse N1
Un autre article de blog d’Arm fournit aujourd’hui une plongée approfondie sur la technologie derrière le démonstrateur de technologie Morello. Il est révélé que l’architecture prototype est une extension d’Armv8.2a 64 bits. Cette architecture optimisée permet une protection fine de la mémoire et une compartimentation logicielle hautement évolutive grâce à CHERI.
Le SoC de Morello est basé sur la conception quadricœur à deux clusters Arm Neoverse N1 construite sur TMSC N7. Arm dit qu’il a atteint l’objectif d’intégration CHERI pour satisfaire ses propres délais, et que d’autres pourraient être faits pour optimiser la puissance et les performances, mais il est heureux que le matériel d’étape fonctionne à 2,5 GHz pour le bien de cette démo. De nombreuses fonctionnalités de Neoverse restent, comme le SCP (System Control Processor), le MCP (Manageability Control Processor), le Mali GPU, le Mali DPU, etc.
Le Morello SBC est doté d’éléments essentiels tels que DDR DRAM et PCIe, ainsi que de l’adaptateur de débogage ULINK-Plus d’Arm pour permettre les tests les plus approfondis.
Les cartes prototypes Morello en édition limitée d’Arm sont une étape majeure dans le programme Morello et les développeurs de logiciels et les chercheurs en sécurité disposent des deux prochaines années pour vérifier les capacités du SoC et de la carte, et fournir en collaboration des commentaires sur ses qualités. Si tout se passe bien, et comme prévu, le programme Morello donnera naissance à une nouvelle gamme de SoC Arm qui forment une conception sécurisée fondamentale pour les appareils de demain.