Samsung a officiellement lancé il y a environ un an la production à grand volume de puces sur sa technologie de processus SF3E (classe 3 nm, gate-all-around), mais aucun concepteur de puces sans usine n’a jamais confirmé qu’il utilisait ce nœud pour ses produits. Mais TechInsights a récemment découvert que le cryptomineur Whatsminer M56S++ de MicroBT possède un circuit intégré spécifique à l’application (ASIC) qui est en effet fabriqué avec le processus SF3E de Samsung.
Les ASIC utilisés pour exploiter la crypto-monnaie ont tendance à être de petits appareils avec un nombre de transistors relativement faible présentant des structures logiques répétitives similaires et un nombre minimal de cellules de bits SRAM. Cela rend généralement ces puces, et le Whatsminer M56S++ en particulier, très bien adaptés pour servir de cure-pipes pour les technologies de fabrication les plus avancées en raison de leur simplicité de production. Pour Samsung Foundry, il est parfaitement logique d’utiliser son SF3E pour des puces telles que les ASIC d’extraction de crypto-monnaie.
Malheureusement, nous ne savons pas grand-chose sur l’ASIC Whatsminer M56S++ si ce n’est que la machine de minage du MictoBT basée sur cette puce a un hashrate de 240-256 Th/s et une efficacité énergétique de 22J/T. Pour ceux qui souhaitent en savoir plus sur la puce, nous recommandons d’acheter un rapport approprié auprès de TechInsights.
Malheureusement, on ignore actuellement si le SF3E de Samsung est actuellement utilisé pour des applications autres que les puces d’extraction de crypto-monnaie. Mais officiellement, Samsung dit qu’il fabrique des produits en utilisant son dernier nœud de processus.
« Nous produisons en masse le procédé 3-nano de 1ère génération avec des rendements stables et, sur la base de cette expérience, nous développons le procédé de 2e génération pour garantir des capacités de production de masse encore plus grandes », indique un état financier publié par Samsung.
Par rapport à la technologie de classe 5 nm de 2e génération de Samsung (SF5, 5LPP), SF3E (alias 3GAE) promet de réduire la consommation d’énergie d’une puce jusqu’à 45 % tout en conservant la même complexité et la même fréquence ou il peut améliorer les performances de 23 % avec des performances similaires. nombre de transistors et horloges. De plus, il peut également réduire la surface occupée par un circuit intégré (CI) de 16 %. La société a récemment détaillé son processus de classe 3 nm de deuxième génération appelé SF3.