Lors du North American Technology Symposium 2023, TSMC a révélé plus d’informations sur ses prochaines technologies de traitement de classe 2 nm qui devraient être prêtes pour la production en 2025-2026. La plus grande fonderie au monde prévoit d’étendre sa famille N2 avec N2P qui obtiendra un rail d’alimentation arrière et promet pour améliorer les performances, réduire la consommation d’énergie et augmenter la densité des transistors. De plus, TSMC prévoit N2X, un nœud conçu pour offrir des performances maximales et prendre en charge des tensions plus élevées.
N2 offre tous les avantages du nœud
La technologie de processus N2 originale de TSMC, qui devrait entrer en production à haut volume dans le courant de 2025, introduit des transistors Nanosheet à porte tout autour (GAA). Par rapport au N3E, le nouveau nœud promet d’augmenter les performances de 10 % à 15 % avec une puissance et un nombre de transistors identiques, ou de réduire la consommation d’énergie de 25 % à 30 % tout en conservant la même fréquence et la même complexité. En ce qui concerne la mise à l’échelle, TSMC s’abstient de fournir des chiffres détaillés, mais affirme que la nouvelle technologie de fabrication permettra une augmentation de la densité des puces de 15 %, ce qui est un terme ambigu car il reflète un CI hypothétique contenant 50 % de logique, 30 % de SRAM. , et 20 % de circuits analogiques.
Les progrès N2 de TSMC semblent être comme prévu. Lors de son symposium, TSMC a annoncé que les performances de ses transistors Nanosheet GAA avaient atteint plus de 80 % de ses spécifications cibles et que le rendement moyen d’un circuit intégré de test SRAM de 256 Mo dépassait 50 %.
N2P : Rail d’alimentation arrière pour une efficacité de performance supérieure
Alors que N2 offre des avantages tangibles par rapport à N3E, son successeur N2P promet d’être encore plus impressionnant. Le processus de classe 2 nm de deuxième génération de TSMC est conçu pour incorporer un réseau de distribution d’alimentation arrière (PDN) conçu pour augmenter les performances des transistors, réduire la consommation d’énergie, augmenter la densité des transistors et éliminer les risques d’interférence entre les données et les fils d’alimentation dans la puce.
L’alimentation électrique par l’arrière est l’une des innovations les plus importantes de ces dernières années, car les résistances de fin de ligne (BEOL) et de contact sont depuis un certain temps les principaux défis des fabricants de puces. En déplaçant les rails d’alimentation à l’arrière de la plaquette, l’alimentation électrique par l’arrière sépare les E/S et le câblage d’alimentation et atténue les problèmes de résistance élevés dans le BEOL.
Bien que TSMC n’ait pas fourni de chiffres spécifiques concernant les avantages de N2P en termes de performances, de puissance et de surface (PPA) par rapport à N2, certains analystes affirment que le PDN arrière pourrait entraîner une baisse de la consommation d’énergie à un chiffre et une augmentation de la densité des transistors à deux chiffres. En gardant à l’esprit que TSMC apportera probablement d’autres optimisations à N2P, attendez-vous à ce que cette technologie soit nettement plus avancée que N2 et N3 à la fois en termes d’efficacité des performances et de densité de transistors.
TSMC s’attend à ce que N2P soit prêt pour la fabrication à haut volume (HVM) en 2026, alors attendez-vous à ce que les puces réelles fabriquées sur ce nœud soient livrées en 2027. En supposant qu’Intel tienne sa promesse et expédie les premières puces fabriquées sur ses technologies de production 20A (qui emploie à la fois Transistors RibbonFET GAA et PDN arrière PowerVia) en 2024, il aura deux ou trois ans d’avance sur TSMC avec rail d’alimentation arrière.
N2X : hautes tensions pour des performances extrêmes
TSMC développe N2X, un processus de fabrication adapté aux applications de calcul haute performance (HPC) telles que les processeurs de centre de données haut de gamme. En général, ces puces sont gourmandes en énergie et doivent pouvoir augmenter leurs horloges lors des pics de demande. Cela signifie qu’ils doivent supporter des tensions et des courants élevés. Étant donné que le nœud devrait être disponible au plus tôt en 2026, TSMC ne décrit pas ses améliorations de performances par rapport à N2, N2P et N3X pour le moment. Pendant ce temps, comme avec toutes les technologies de production récentes, des performances et une efficacité maximales ne peuvent être atteintes que grâce à une co-optimisation de la technologie de conception (DTCO) entre la fonderie et les développeurs IP.