TSMC a organisé jeudi une « cérémonie de production en volume et d’expansion de capacité » à son Fab 18 dans le parc scientifique du sud de Taiwan (STSP). Fab 18 est l’endroit où la production de puces utilisant sa technologie de processus N3 (classe 3 nm) a lieu. La fonderie affirme que les rendements des puces de 3 nm qu’elle produit en masse sont bons et que la famille de ses technologies N3 servira ses clients pendant de nombreuses années à venir.
N3 dans HVM
TSMC aurait lancé la fabrication à haut volume (HVM) sur son processus de fabrication N3 début septembre. À présent, le premier lot de puces a été produit et testé, de sorte que l’annonce officielle de la production en volume est généralement conçue pour montrer que le processus de classe 3 nm de la fonderie est bon pour la production de masse et que les puces fabriquées dessus donnent de «bons». Pour TSMC, N3 est une famille très importante de technologies de processus car ce sera le dernier nœud à usage général de la fonderie basé sur des transistors FinFET et un nœud qui servira ses clients pendant au moins 10 ans. En fait, TSMC affirme que N3 et ses successeurs seront utilisés pour construire « des produits d’une valeur marchande de 1,5 billion de dollars dans les cinq ans » de HVM.
Par rapport à la technologie de fabrication N5 de TSMC, le nœud de production N3 de la société promet de fournir une amélioration des performances de 10 % à 15 % (à la même puissance et au même nombre de transistors), de réduire la consommation d’énergie de 25 % à 30 % (à la même fréquence et complexité) , et augmentez la densité logique d’environ 1,6 fois. Le N3 offre à peine une mise à l’échelle SRAM car il présente une taille de cellule binaire SRAM de 0,0199 µm^², ce qui n’est que d’environ 5 % plus petit que la cellule binaire SRAM de 0,021 µm^² du N5.
| Cellule d’en-tête – Colonne 0 | N3E contre N5 | N3 contre N5 |
|---|---|---|
| Amélioration de la vitesse à la même puissance | +18% | +10 % ~ 15 % |
| Réduction de puissance à la même vitesse | -34% | -25% ~ -30% |
| Densité logique | 1,7x | 1,6x |
| Démarrage HVM | T2/T3 2023 | S2 2022 |
La première itération des processus de fabrication de classe 3 nm de TSMC – N3 également connu sous le nom de N3B – devrait être utilisée par les premiers utilisateurs pour certaines applications uniquement, car elle aurait une fenêtre de processus plutôt étroite. Cela pourrait se traduire par des rendements inférieurs pour certaines conceptions. En fait, les médias indiquent que la majorité des clients de TSMC font désormais la queue pour la technologie de fabrication N3E qui améliore la fenêtre de processus, augmente les performances et réduit encore la consommation d’énergie, au détriment de la mise à l’échelle de la SRAM (c’est-à-dire une densité de transistor plus faible). Apparemment, N3E dispose d’une cellule binaire SRAM de 0,021 µm^², avec peu ou pas de changements par rapport à N5. Cela signifiera des tailles de matrice plus élevées pour les conceptions intensives en SRAM (la grande majorité des CPU, GPU et SoC).
N3 offre aux concepteurs de puces FinFlex, un moyen puissant d’optimiser les tailles de puces et les performances/consommation d’énergie de leurs puces. FinFlex permet aux développeurs de mélanger et d’associer différents types de cellules standard dans un seul bloc pour optimiser avec précision les performances, la consommation d’énergie et la surface, ce qui sera particulièrement apprécié par les concepteurs de systèmes sur puces complexes qui ont tendance à tirer parti à la fois des performances des transistors et densité de transistors.
À terme, TSMC prévoit d’ajouter plus de nœuds à la famille N3. Les dernières versions du processus incluent N3P, qui promet des performances améliorées, N3S conçu pour augmenter la densité des transistors, et N3X avec des tensions améliorées ainsi que d’autres optimisations de performances pour des applications telles que les processeurs.
Les clients font la queue pour N3 malgré les coûts élevés
Une rumeur dit que pratiquement tous les clients les plus importants de TSMC, y compris AMD, Apple, Broadcom, Intel, MediaTek, Nvidia et Qualcomm sont tous intéressés par l’utilisation des nœuds N3 de TSMC, bien qu’il soit difficile de dire quand chacun de ces concepteurs de puces sautera dessus. le train en marche 3 nm de la fonderie et avec quels produits. Apple devrait être l’un des premiers clients à adopter le N3 de TSMC pour l’un de ses SoC premium, bien que nous n’ayons aucune idée de quel SoC il s’agit. Pendant ce temps, AMD a l’intention d’adopter N3 pour certains de ses produits basés sur Zen 5 prévus pour 2024, tandis que Nvidia utilisera probablement N3 pour ses GPU basés sur l’architecture Blackwell de nouvelle génération à peu près au même moment.
Mais l’utilisation du N3 de TSMC ne sera pas bon marché. Certains rapports indiquent que le fabricant de puces sous contrat pourrait facturer jusqu’à 20 000 dollars par plaquette traitée à l’aide de sa technologie de classe 3 nm. Les prix de TSMC dépendent bien sûr de nombreux facteurs, tels que les volumes, les conceptions et les spécifications, alors prenez le nombre avec un grain de sel.
Pendant ce temps, des citations élevées signifient que les concepteurs de puces sans usine peuvent préférer réserver les nœuds de pointe de TSMC pour des produits haut de gamme tout en fabriquant des appareils plus courants à l’aide d’une technologie de fabrication éprouvée. Par exemple, Apple utilise le processus de fabrication N4 (classe 4 nm) de TSMC uniquement pour son A16 Bionic qui alimente son iPhone 16 Pro phare. En revanche, l’iPhone 14 non Pro de la société continue de s’appuyer sur le SoC A15 de 2021 qui est fabriqué sur la technologie N5P de TSMC.
Fab 18 Phase 8
En plus d’annoncer que sa technologie de processus N3 était entrée dans HVM, TSMC a également organisé une cérémonie de finition de son bâtiment Fab 18 phase 8. La société utilise son Fab 18 pour fabriquer ses puces les plus avancées sur ses nœuds de production N5 et N3. Une fois que Fab 18 phase 8 sera équipé d’outils de production, il augmentera considérablement la capacité de TSMC pour. Ses procédés de fabrication de pointe.