Lors de la conférence IEDM, Intel a partagé sa feuille de route sur la technologie des processus et sa vision des conceptions de puces qui seront disponibles dans les trois à quatre prochaines années. Comme prévu, les processus de fabrication de nouvelle génération d’Intel – Intel 4 et Intel 3 – sont sur la bonne voie pour être utilisés pour la fabrication à haut volume (HVM) en 2023 et 2024, respectivement. De plus, les nœuds de production 20A et 18A de la société seront prêts pour HVM en 2024, ce qui signifie que 18A sera mis à disposition plus tôt que prévu, une diapositive publiée par IEEE Spectrum (s’ouvre dans un nouvel onglet) suggère.
Les technologies d’Intel d’ici 2025
| Nœud: | Intel 7 | Intel 4 | Intel 3 | Intel 20A | Intel 18A |
|---|---|---|---|---|---|
| Statut: | HVM | Prêt maintenant | Prêt au S2 2023 | Prêt au S1 2024 | Prêt au S2 2024 |
| Produits notables : | Lac Raptor, rapides Sapphire | Lac des météores | Granite Rapids, Sierra Forest | Lac Flèche | Future Lake, Future Rapids, IFS |
REMARQUE : La préparation de la technologie de processus ne signifie pas le démarrage du HVM.
Intel 4 Ready Today, Intel 3 attendu au S2 2023
L’année prochaine, Intel lancera son processeur de 14e génération Core, nommé Meteor Lake, son premier processeur client grand public doté d’une conception multi-chiplet (ou multi-tuile), chaque jeu de puces devant être fabriqué à l’aide d’une technologie de processus différente. Les produits Meteor Lake d’Intel comprendront quatre tuiles : la tuile de calcul (cœurs de processeur) réalisée à l’aide de la technologie de processus Intel 4 (alias 7nm EUV), la tuile graphique produite par TSMC vraisemblablement à l’aide de son nœud N3 ou N5, la tuile SoC et le I/ Ô tuile. De plus, les dalles seront interconnectées grâce à la technologie Foveros 3D d’Intel.
La tuile de calcul de Meteor Lake est sans doute la partie la plus excitante du package car elle sera réalisée sur Intel 4 (anciennement connu sous le nom de 7 nm), le premier nœud de production de la société qui utilisera la lithographie ultraviolette extrême (EUV). Ce processus de fabrication est prêt pour la production de masse, selon Intel, bien qu’il ne sera déployé pour le chiplet de calcul HVM de Meteor Lake que dans quelques mois. En gardant à l’esprit qu’Intel a activé cette tuile de calcul en octobre 2021, il n’est pas surprenant que le nœud soit maintenant prêt pour la production. Ce qui est un peu inattendu, c’est qu’Intel ne confirme pas que cette technologie de processus est utilisée pour fabriquer les tuiles GPU de calcul Xe-HPC de Ponte Vecchio, comme planté il y a deux ans.
Intel commencera à utiliser EUV près de quatre ans après TSMC, qui a commencé à produire des puces sur son nœud N7 + au deuxième trimestre 2019. Intel doit s’assurer que son nœud de classe 4 nm fonctionne à la hauteur des attentes et offre de bons rendements, car ce sera le premier nœud pour arriver après la famille de processus 10 nm plutôt malchanceux de l’entreprise qui n’a pas fonctionné comme prévu au début de son cycle de vie et dont les coûts sont plus élevés que ce que l’entreprise espérait il y a plusieurs années.
Étant donné qu’Intel doit rattraper ses rivaux Samsung Foundry et TSMC, sa technologie de processus Intel 4 sera déjà rejointe par son nœud de fabrication Intel 3 (classe 3 nm) en 2023 ~ 2024. Ce processus sera prêt pour la fabrication au second semestre de 2023, sur la base des données partagées par Intel. Il sera utilisé pour fabriquer les processeurs Intel Granite Rapids et Sierra Forest, qui sont des produits de premier plan pour la société. Sierra Forest devrait être le premier processeur de centre de données de la société à utiliser des cœurs économes en énergie et sera en concurrence avec diverses offres basées sur Arm avec un nombre élevé de cœurs.
Intel doit déjà travailler sur des échantillons Xeon « Granite Rapids », il semble donc que la conception du processeur soit prête et que le nœud lui-même soit sur la bonne voie pour HVM 2024.
« La première étape de Granite Rapids est sortie de l’usine, avec un bon rendement, Intel 3 continuant de progresser dans les délais », a déclaré Pat Gelsinger, directeur général d’Intel, lors du dernier appel aux résultats. « Emerald Rapids montre de bons progrès et est sur la bonne voie pour l’année 2023 complète, Granite Rapids fonctionne très bien avec plusieurs systèmes d’exploitation sur de nombreuses configurations, et avec Sierra Forest, notre premier produit E-core offrant des performances par watt de classe mondiale, sont à la fois solidement sur la bonne voie pour 2024. »
Le 18A d’Intel est passé au S2 2024
Il est important de rattraper TSMC et Samsung, mais pour retrouver son leadership en matière de technologie de processus, Intel devra dépasser ses deux rivaux. Cela devrait se produire dans le courant de 2024 lorsque la société dévoilera son nœud 20A (20 angströms ou 2 nm) qui utilisera ses transistors à porte tout autour de marque RibbonFET ainsi qu’une alimentation électrique arrière appelée PowerVia. Intel s’attend à ce que son nœud 20A soit prêt pour la fabrication au premier semestre 2024 ; il sera utilisé pour fabriquer, entre autres, des puces pour les processeurs Arrow Lake de la société pour les PC clients en 2024.
Le 20A d’Intel sera le premier nœud de classe 2 nm de l’industrie, et il utilisera également largement l’EUV pour maximiser la densité des transistors, fournir des améliorations de performances décentes et réduire la consommation d’énergie. En 2024, il devrait concurrencer les technologies de traitement de classe 3 nm (N3S, N3P) de troisième génération de TSMC conçues pour améliorer la densité et les performances des transistors. Il reste à voir comment ces trois nœuds se superposent. Pourtant, Intel met la barre très haute pour son procédé 20A puisqu’il introduit simultanément deux innovations majeures (GAA, BPD).
Et pourtant, 20A n’est pas la technologie de processus la plus avancée qu’Intel prévoit de commencer à utiliser d’ici la fin de 2025. La société prépare également son nœud de production 18A (18 angströms, 1,8 nm) qui promet d’augmenter encore le PPA (performance, puissance, surface) avantages pour Intel et ses clients Intel Foundry Services.
Pour 18A, Intel avait initialement prévu d’utiliser des outils EUV avec une optique à ouverture numérique (NA) de 0,55, qui devrait fournir une résolution de 8 nm (contre 13 nm dans le cas des outils EUV actuellement utilisés avec une NA de 0,33). Mais la production d’équipements EUV High-NA d’ASML ne sera prête qu’en 2025, alors qu’Intel vise à ce que son 18A soit prêt pour la fabrication au second semestre 2025, devant ses rivaux.
Puisqu’il est possible d’atteindre une résolution de 8 nm pour les nœuds post-3 nm avec multi-patterns à l’aide des outils EUV de la génération actuelle (bien que cela allongera les cycles de production et pourrait potentiellement affecter les rendements), Intel est prêt à prendre des risques supplémentaires avec 18A et utiliser Twinscan NXE:3600D ou NXE:3800E d’ASML pour fabriquer des puces sur ce nœud car il pense que cela lui apportera un leadership incontesté sur le marché.
Il s’avère que les premières puces de test 20A et 18A ont déjà été enregistrées.
« Sur Intel 20A et Intel 18A, les premiers nœuds à bénéficier de RibbonFet et PowerVia, nos premières puces de test internes et celles d’un important client potentiel de la fonderie ont enregistré du silicium en cours d’exécution dans la fab », a déclaré le responsable d’Intel. « Nous continuons d’être sur la bonne voie pour retrouver la performance des transistors et le leadership en matière de performances énergétiques d’ici 2025. »
Co-optimisation de la technologie du système
Les nœuds de production 20A et 18A utiliseront largement les outils EUV (et potentiellement même les outils EUV High-NA), ce qui rend les puces produites sur ces technologies extrêmement coûteuses. Même les grandes puces monolithiques 4 nm et 5 nm d’aujourd’hui sont coûteuses à développer, valider et produire, c’est pourquoi les conceptions multi-tuiles comme le Ponte Vecchio d’Intel gagnent en popularité. À 2 nm et 1,8 nm, il sera logique de désagréger davantage les conceptions hautes performances.
Pour ce faire, Intel pense qu’une toute nouvelle approche de conception « de l’extérieur vers l’intérieur » sera nécessaire. Intel prévoit que dans plusieurs années, les concepteurs de puces seront en mesure de désagréger les fonctions d’une seule puce en une conception à plusieurs puces, puis de produire des puces en utilisant la technologie la plus optimale pour atteindre leurs objectifs de performances, de puissance et de coût. Intel appelle une telle approche la co-optimisation de la technologie système (STCO). Par exemple, étant donné que la logique évolue mieux que la SRAM, il est logique de produire une logique et des caches à l’aide de différents nœuds (pour des coûts et des performances optimaux), puis de les assembler à l’aide de technologies telles que Foveros ou EMIB.
Compte tenu d’une telle approche, une fonderie performante devra proposer différents nœuds pour différents chiplets et technologies d’emballage compétitives. C’est pourquoi Intel doit fournir la meilleure technologie logique (c’est-à-dire 20A et 18A) avant ses concurrents pour s’assurer qu’elle fabrique les parties les plus lucratives de ces conceptions multi-tuiles à venir.