Les représentants d’AMD ont fait une révélation inattendue aujourd’hui lors du webinaire Meet the Experts de la société : AMD s’efforce d’apporter la technologie de mémoire CXL à ses processeurs grand public au cours des trois à cinq prochaines années. Cela amènerait des périphériques de mémoire persistants, comme les SSD, sur le bus mémoire pour améliorer les performances. Compute eXpress Link (CXL) permet d’améliorer les performances, de réduire la latence et d’augmenter les capacités de mémoire en intégrant les périphériques de mémoire distants dans le même pool que la DRAM système. Considérez-le comme vous permettant d’étendre votre mémoire en branchant un SSD ou plus de mémoire sur un périphérique qui se connecte à votre port PCIe ou M.2.
Contrairement à Optane, qu’Intel tue en raison d’une mauvaise adoption, CXL bénéficie déjà d’un large soutien de l’industrie grâce à un protocole ouvert et peut prendre en charge de nombreux types de mémoires. En fait, AMD et Intel, parmi tant d’autres, travaillent ensemble sur la nouvelle spécification.
L’émission Meet the Experts a couvert un large éventail de sujets, notamment la plate-forme AM5 d’AMD, la mémoire DDR5 et les SSD PCIe 5.0. L’hôte a ensuite ouvert la parole aux questions. En réponse à la question de savoir pourquoi les périphériques de stockage ne sont pas connectés au bus mémoire, Leah Schoeb, Senior Developer Manager d’AMD, a expliqué que les mémoires persistantes (comme les SSD) et la mémoire communiquent actuellement avec différents protocoles, empêchant la communication.
« […]Ce n’est pas qu’à l’avenir, nous ne comblerons pas cette communication. C’est quelque chose que nous examinons avec des technologies telles que CXL. Donc, vous trouverez au cours des prochaines, vous savez, trois à cinq ans, vous le verrez d’abord dans la zone serveur, mais vous constaterez qu’il se déplace vers le client [consumer] domaine, des moyens de nous assurer que la mémoire et le stockage peuvent communiquer sur le même bus via CXL. »
L’hôte a demandé au directeur principal du marketing technique de Phison, Chris Ramseyer, si l’entreprise avait d’autres éléments à ajouter au sujet.
« Eh bien, pour être honnête, je suis sur des appels à ce sujet. Certains d’entre eux sont avec Leah. Je ne sais pas combien je peux vraiment donner. Nous n’avons rien annoncé dans ce domaine. Mais je peux dire que il y a des progrès en cours. Et, encore une fois, ce sera un autre projet de type écosystème, où ce ne sera pas seulement Phison et pas seulement AMD qui mettra tout cela ensemble. Nous allons tous devoir travailler ensemble pour y parvenir, et ces collaborations ont vraiment fait évoluer les PC ces dernières années[…] », a-t-il commenté.
Pour rappel, la spécification CXL est une norme industrielle ouverte qui fournit une interconnexion cohérente du cache entre les processeurs et les accélérateurs, comme les GPU, les périphériques d’E/S intelligents, les DPU et diverses variantes de DDR4/DDR5 et de mémoires persistantes. L’interconnexion permet au processeur de fonctionner sur les mêmes régions de mémoire que les appareils connectés, améliorant ainsi les performances et l’efficacité énergétique tout en réduisant la complexité du logiciel et le déplacement des données.
Cependant, le protocole nécessite du silicium dédié à la fois dans le processeur hôte et dans l’appareil connecté pour fonctionner, comme la mémoire, la mémoire persistante, le GPU ou d’autres accélérateurs. Cela nécessite que la fonctionnalité soit intégrée à la puce et, comme pour toute nouvelle technologie, CXL mettra un certain temps à mûrir.
Cependant, les premiers processeurs compatibles CXL approchent à grands pas : le Sapphire Rapids d’Intel et l’EPYC Genoa d’AMD viendront avec les premières révisions de la spécification construite autour de l’interface PCIe 5.0. De nouvelles révisions de la spécification CXL encore en cours de développement prendront en charge PCIe 6.0 et des fonctionnalités plus sophistiquées, telles que le partage et la mise en commun de la mémoire. AMD dévoilera ses puces de serveur EPYC Genoa dans un flux en direct le 10 novembre, tandis que Sapphire Rapids devrait arriver au début de l’année prochaine, de sorte que la technologie CXL est sur le point d’être utilisée dans le monde réel.
La divulgation d’AMD aujourd’hui ne nous donne pas de date ou de génération de puces spécifiques pour la prise en charge de CXL dans les processeurs grand public, mais la fenêtre de trois à cinq ans mentionnée suggère que nous pourrions le voir bien après les périphériques PCIe 6.0, qui feront leurs débuts en 2024. période.