Lisa Su, directrice générale d’AMD, et d’autres dirigeants de l’entreprise prévoient de se rendre à Taïwan fin septembre-début novembre pour discuter de la collaboration avec des partenaires locaux. Parmi les entreprises que la direction d’AMD a l’intention de rencontrer figurent Taiwan Semiconductor Manufacturing Co., des spécialistes de l’emballage de puces et de grands fabricants de PC.
Lisa Su prévoit de discuter d’une collaboration future avec le directeur général de TSMC, CC Wei, lors de sa visite. Parmi les sujets abordés figure l’utilisation du nœud de fabrication « N3 Plus » de TSMC (probablement N3P) et de la technologie de fabrication N2 (classe 2 nm), rapporte DigiTimes (s’ouvre dans un nouvel onglet) citant des sources connaissant le sujet. En outre, les directeurs généraux des deux sociétés discuteront des plans pour les commandes à venir, qui incluent des technologies qui sont disponibles ou qui le seront à court terme.
Le succès impressionnant d’AMD ces dernières années est principalement dû à la capacité de TSMC à produire des puces en grand volume à l’aide de ses technologies de processus hautement compétitives. Pour poursuivre sa série de succès retentissants, AMD doit garantir une allocation suffisante au TSMC et un accès rapide aux derniers kits de conception de processus (PDK) de la fonderie. TSMC commencera la production en volume de puces sur son nœud N2 au cours du second semestre 2025, il est donc temps pour AMD de commencer à parler de l’utilisation de N2 pour ses produits 2026 et au-delà.
Outre les technologies avancées de fabrication de semi-conducteurs de TSMC, le succès futur d’AMD dépendra des technologies avancées de conditionnement de puces, car la société (comme d’autres concepteurs de puces) utilisera largement les technologies de conditionnement de puces multi-puces.
Ainsi, Lisa Su d’AMD discutera également de la collaboration avec TSMC, Ase Technology et SPIL sur le front de l’emballage avancé. À l’heure actuelle, AMD utilise déjà la plate-forme SoIC (système sur puces intégrées) 3D de TSMC, telle que la technologie d’emballage CoWoS (puce sur plaquette sur le substrat), ainsi que la méthode d’emballage du pont intégré de déploiement (FO-EB) d’Ase pour certains d’entre eux. ses produits, selon DigiTimes (s’ouvre dans un nouvel onglet). Cependant, à l’avenir, l’utilisation d’emballages innovants ne fera qu’augmenter, c’est pourquoi AMD doit négocier l’allocation et les prix bien à l’avance.
En plus des plans à plus long terme, les dirigeants de niveau C d’AMD discuteront de choses plus terre-à-terre comme les fournitures de cartes de circuits imprimés (PCB) sophistiquées utilisées pour ses processeurs (ce qui est l’un des facteurs qui limitent les expéditions de processeurs de serveurs AMD) ainsi que la fourniture de films de construction Ajinomoto (ABF) pour ces PCB avec des partenaires comme Unimicron Technology, Nan Ya PCB et Kinsus Interconnect Technology.
Enfin, les dirigeants d’AMD rencontreront Asus et Acer, deux grands fabricants de PC taïwanais étroitement liés aux concepteurs de puces américains, et ASMedia, qui développe des chipsets pour la société rouge.