Micron a annoncé aujourd’hui qu’il livrait une NAND TLC à 232 couches, prenant ainsi la tête du secteur avec le plus grand nombre de couches. Le nouveau flash NAND est livré avec la densité la plus élevée du secteur, permettant jusqu’à 2 To de stockage dans un seul boîtier de puce NAND. Micron associe la capacité améliorée à des vitesses d’écriture jusqu’à 100 % plus rapides et à des performances de lecture par puce plus de 75 % plus rapides par rapport à la génération précédente, marquant également un bond en avant sur le plan des performances. Micron expédie déjà ce flash dans des SSD Crucial non spécifiés et en tant que composants NAND à d’autres fabricants.
Comme vous pouvez le voir dans la diapositive ci-dessous, l’augmentation de la densité de stockage a permis à Micron de réduire le package global de 28 % par rapport à son flash de génération précédente, ce qui sera utile pour les petits appareils comme les smartphones et les cartes MicroSD. Chaque paquet de puces de 2 To est trois fois plus petit qu’un timbre-poste américain, mesurant un incroyable 25 x 25 mm. Micron note que vous pouvez stocker 340 000 heures de vidéo 4K dans un seul paquet de puces de 2 To.
| Micron | Samsung | WD/Kioxia | SK hynix | YMTC | |
| Expédition maintenant | 232 couches | 200 couches | 162 couches | 176 couches | 128 couches |
| Densité par mm carré | 14,6 Go mm^2 | 8,5 Go mm^2 | 10,4 Go mm^2 | 10,8 Go mm^2 | 8,48 Go mm^2 |
| Capacité de matrice | 1 To | 512 Go | 1 To | 512 Go | 512 Go |
| Next-Gen (date de sortie) | ? | 3xx (inconnu) | 212 (inconnu) | 238 couches (2023) | 196 couches (2H, 2022) |
Le 232 Layer (232L) de Micron est une belle avancée par rapport au flash 176L de la génération précédente de la société, mais il dépasse également la concurrence en nombre de couches. Cependant, la densité est la mesure la plus importante. Le flash TLC de Micron, affectueusement nommé B58R, contient 1 To de stockage dans un seul petit dé. Seize matrices peuvent tenir dans un boîtier, permettant jusqu’à 2 To dans un seul boîtier de puce.
La densité de flash équivaut à 14,6 Go de stockage par mm ^ 2, ce qui, selon Micron, est une avance de 30% à 100% par rapport au flash TLC concurrent actuellement expédié (nous suivons pour plus de clarté cette affirmation). Cela signifie que chacune des matrices de Micron devrait mesurer environ 69 mm ^ 2. Comme auparavant, Micron utilise sa technologie CMOS sous la matrice (CuA), maintenant dans sa sixième génération, pour améliorer la densité en empilant le CMOS sous la matrice de stockage de données. Micron utilise également une conception flash à double empilement, ce qui signifie que chaque matrice finie est composée de deux matrices liées ensemble dans un processus appelé empilement de cordes. Micron cite également des processus avancés pour créer des trous à rapport d’aspect élevé et des avancées de matériaux comme contributeurs à l’augmentation de la densité.
Nous verrons une densité encore plus élevée lorsque Micron commencera à produire sa variante QLC, mais la société ne partage pas encore les détails.
Micron vante également des améliorations de performances impressionnantes grâce à sa nouvelle architecture à six plans – une première dans l’industrie pour l’expédition de TLC NAND. Un plan est une région d’une matrice flash qui peut répondre indépendamment aux demandes d’E/S, tout comme les cœurs d’un processeur peuvent chacun effectuer des opérations en parallèle. S’il est conçu correctement, plus d’avions équivaut à plus de performances.
Le passage de Micron de quatre à six plans, associé à son augmentation de 50 % à 2,4 Go/s sur le bus ONFI pour fournir plus de bande passante à partir de la matrice, contribue à ce que Micron prétend être une bande passante d’écriture 100 % plus élevée et une bande passante de lecture supérieure de plus de 75 % que sa génération précédente NAND 176 couches. Naturellement, cela ne signifie pas que nous verrons des SSD qui sont soudainement deux fois plus rapides que les disques existants – d’autres goulots d’étranglement existent toujours, comme le contrôleur et l’interface – mais cela ouvre la voie à des appareils beaucoup plus rapides alors que le reste de l’écosystème attrape jusqu’à la vitesse du nouveau flash.
Micron affirme que les plans supplémentaires confèrent également une qualité de service et des améliorations de la latence de lecture/écriture grâce à moins de « collisions » d’E/S sur les voies internes, mais la société ne partage pas encore les mesures de latence de lecture et d’écriture. Le flash 232L prend désormais en charge une interface NV-LPPDR4 basse tension qui réduit la consommation d’énergie par bit de 30 % par rapport aux interfaces de la génération précédente. Micron revendique des gains d’efficacité énergétique générationnels, mais n’a pas encore partagé de mesures fermes. On nous dit que nous en apprendrons plus à l’avenir.
Micron ne partage pas non plus les mesures d’endurance, mais il s’attend à ce que son TLC 232L corresponde généralement aux mêmes seuils d’endurance que son flash de la génération précédente. Pour rappel, l’endurance est notée en cycles Program/Erase (P/E). Pour la perspective, le TLC de la génération précédente de Micron se situait généralement dans la plage de cycles P/E de 1 000 à 3 000 pour les SSD grand public et de 5 000 à 10 000 cycles pour les SSD d’entreprise. Naturellement, cela est impacté par le type de code de correction d’erreur (ECC) utilisé, mais nous pouvons nous attendre à une plage similaire pour 232L TLC.
Le flash TLC 232L de Micron est déjà livré à ses clients OEM sous forme de matrices NAND et dans des SSD Crucial non spécifiés destinés au commerce de détail. Micron en est encore aux premiers stades de sa montée en puissance de production, mais affirme qu’il augmentera le volume tout au long de 2022.