Rambus annonce un contrôleur PCIe 6.0 : offre des performances de 64 GT/s pour les centres de données de nouvelle génération avec la signalisation PAM4

Rambus vient d’annoncer son tout nouveau contrôleur PCIe 6.0 qui utilisera la signalisation PAM4 et offrira des vitesses de transfert allant jusqu’à 64 GT/s sur les centres de données de nouvelle génération. Le nouveau contrôleur est entièrement conforme aux spécifications PCIe 6.0 de PCI-SIG qui ont été publiées plus tôt ce mois-ci.

Annonce du contrôleur Rambus PCIe 6.0 : signalisation PAM4 et vitesses de transfert de 64 GT/s pour les centres de données de nouvelle génération

Communiqué de presse: Rambus Inc, l’un des principaux fournisseurs de puces et de silicium IP qui rend les données plus rapides et plus sûres, a annoncé aujourd’hui la disponibilité de son contrôleur PCI Express (PCIe) 6.0. La spécification PCIe est l’interconnexion de choix dans un large éventail de marchés à forte intensité de données, notamment les centres de données, l’IA/ML, le HPC, l’automobile, l’IoT, la défense et l’aérospatiale.

Intel fait pression pour le refroidissement par immersion liquide dans ses plans de centre de données

Optimisé pour la puissance, la surface et la latence, le contrôleur Rambus PCIe 6.0 offre des débits de données allant jusqu’à 64 gigatransferts par seconde (GT/s) pour les applications hautes performances. De plus, le contrôleur offre une sécurité de pointe avec un moteur d’intégrité et de chiffrement des données (IDE) qui surveille et protège les liaisons PCIe contre les attaques physiques.

« L’évolution rapide de l’IA/ML et des charges de travail gourmandes en données nous oblige à continuer à fournir des solutions à débit de données plus élevé avec une latence, une puissance et une surface optimales »

« L’évolution rapide de l’IA/ML et des charges de travail gourmandes en données exige que nous continuions à fournir des solutions à débit de données plus élevé avec une latence, une puissance et une surface optimales », a déclaré Sean Fan, directeur de l’exploitation chez Rambus. « En tant que dernier ajout à notre portefeuille d’interfaces IP de pointe, notre contrôleur PCIe 6.0 offre aux clients une solution facile à intégrer qui offre à la fois performances et sécurité pour les SoC et FPGA avancés. »

Les principales caractéristiques du contrôleur Rambus PCIe 6.0 incluent :

• Prend en charge la spécification PCIe 6.0, y compris le débit de données de 64 GT/s et la signalisation PAM4
• Prend en charge les FLIT de taille fixe qui permettent une efficacité de bande passante élevée
• Implémente la correction d’erreur directe (FEC) à faible latence pour la robustesse de la liaison
• La taille du chemin de données interne augmente ou diminue automatiquement (256, 512, 1024 bits) en fonction du max. vitesse et largeur de liaison pour un nombre de portes réduit et un débit optimal
• Rétrocompatible avec PCIe 5.0, 4.0 et 3.0/3.1
• Prend en charge les configurations de port Endpoint, Root-Port, Dual-Mode et Switch
• IDE intégré optimisé pour les performances

PCIe 6.0 offre des vitesses de transfert de 64 GT/s, offre deux fois les débits de données par rapport à PCIe 5.0

Fonctionnement du contrôleur PCIe 6.0

Le contrôleur PCIe 6.0 est rétrocompatible avec les spécifications PCIe 5.0, 4.0 et 3.1/3.0. Il prend en charge la version 6.x de la spécification PHY Interface for PCI Express (PIPE). Le contrôleur présente une interface de transmission (Tx) et de réception (Rx) hautement efficace avec des largeurs de bus configurables. Conçue pour satisfaire une multitude de cas d’utilisation de clients et de l’industrie, l’IP peut être configurée pour prendre en charge les topologies de point de terminaison, de port racine, de port de commutateur et de mode double, permettant une variété de modèles d’utilisation. L’assistant d’interface utilisateur graphique (GUI) fourni permet aux concepteurs d’adapter l’IP à leurs besoins exacts, en activant, désactivant et ajustant une vaste gamme de paramètres.

Couche PCI Express

• Conçu pour les derniers PCI Express 6.0 (64 GT/s), 5.0 (32 GT/s), 4.0 (16 GT/s), 3.1/3.0 (8 GT/s) et PIPE 6.x (8, 16, 32, 64 et 128 bits) spécifications
• Prend en charge l’architecture SerDes PIPE 10b/20b/40b/80b largeur
• Prend en charge la largeur d’origine PIPE 8b/16b/32b/64b/128b
• Conforme à la spécification PCI-SIG Single-Root I/O Virtualization (SR-IOV)
• Prend en charge plusieurs canaux virtuels (VC) en modes FLIT et non FLIT
• Prend en charge les configurations de point de terminaison, de port racine, de mode double et de port de commutateur
• Prend en charge les vitesses PCIe 6.0 à PCIe 1.0
• Prend en charge la correction d’erreur directe (FEC) – Algorithme léger pour une faible latence
• Prend en charge le mode basse consommation L0p
• Protection de parité jusqu’à 4 bits pour le chemin de données
• Prend en charge le déclenchement de l’horloge et le déclenchement de l’alimentation
• Les fonctionnalités RAS incluent le remplacement des minuteries LTSSM, le remplacement des minuteries ACK/NAK/Replay/UpdateFC, l’accès à l’interface PIPE non brouillé, l’injection d’erreurs sur les chemins Rx et Tx, l’état détaillé de la récupération, et bien plus encore, permettant un déploiement sûr et fiable de l’IP dans les missions critiques. SoC